信号完整性培训PPT课件.ppt
《信号完整性培训PPT课件.ppt》由会员分享,可在线阅读,更多相关《信号完整性培训PPT课件.ppt(52页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、关于信号完整性培训中国科大 快电子学 安琪1第一张,PPT共五十二页,创作于2022年6月第一讲第一讲 几个基本概念几个基本概念 电源与地系统电源与地系统中国科大 快电子学 安琪2第二张,PPT共五十二页,创作于2022年6月一一.几个基本概念几个基本概念 信号完整性(信号完整性(Signal Integrity)膝频率膝频率fKnee与上升时间与上升时间tr 集总系统与分布系统集总系统与分布系统 传输线与阻抗匹配传输线与阻抗匹配中国科大 快电子学 安琪3第三张,PPT共五十二页,创作于2022年6月信号完整性信号完整性(Signal Integrity)中国科大 快电子学 安琪4第四张,PP
2、T共五十二页,创作于2022年6月一一.数字信号数字信号1.理想的数字信号(二值函数)理想的数字信号(二值函数)数学模型数学模型2:数学模型数学模型1:理想数字信号波形理想数字信号波形数学模型数学模型2 理想数字信号波形理想数字信号波形数学模型数学模型1式中:式中:tr=t1-t0,tf=t3t2中国科大 快电子学 安琪5第五张,PPT共五十二页,创作于2022年6月2.实际的数字信号实际的数字信号上升时间(上升时间(tr):数字信号上升沿中对应满幅度电压的数字信号上升沿中对应满幅度电压的10%90%处的时间处的时间 间隔。间隔。下降时间(下降时间(tf):数字信号下降沿中对应满幅度电压的数字
3、信号下降沿中对应满幅度电压的90%10%处的时间处的时间 间隔。间隔。参数定义:参数定义:中国科大 快电子学 安琪6第六张,PPT共五十二页,创作于2022年6月参数定义:参数定义:trtf10%90%VH minVL maxVth50%trtf10%90%VH minVL maxVth50%上冲(上冲(Overshoot)上冲上冲又被称为又被称为过冲过冲。顾名思义,它指的是沿着信号边沿的跳变方向,信号波形中超出稳定的。顾名思义,它指的是沿着信号边沿的跳变方向,信号波形中超出稳定的“1”或或“0”状态电平的部分。状态电平的部分。对于上升沿,这应是从对于上升沿,这应是从“0”到到“1”的跳变,在
4、高电平处高于逻辑电平的跳变,在高电平处高于逻辑电平“1”稳定电压值的部分。稳定电压值的部分。对于下降沿,这应是从对于下降沿,这应是从“1”到到“0”的跳变,在低电平处低于逻辑电平的跳变,在低电平处低于逻辑电平“0”电压稳定值的部分。电压稳定值的部分。下冲(下冲(Undershoot)下冲下冲又被称为又被称为反冲反冲。它指的是信号在过冲后,又沿着跳变方向的反方向,信号波形越过稳定的。它指的是信号在过冲后,又沿着跳变方向的反方向,信号波形越过稳定的“1”或或“0”状态电平状态电平的部分。的部分。对于上升沿,即:从对于上升沿,即:从“0”到到“1”的跳变,信号上冲后,反过来又的跳变,信号上冲后,反过
5、来又低低于逻辑电平于逻辑电平“1”的稳定电压值的部分。的稳定电压值的部分。对于下降沿,即:从对于下降沿,即:从“1”到到“0”的跳变,信号过冲后,反过来又的跳变,信号过冲后,反过来又高高于逻辑电平于逻辑电平“0”的电压稳定值的部分。的电压稳定值的部分。振铃振铃(Ring)信号发生连续多次的上冲和下冲,所形成的震荡。一般其振幅应是一次比一次小,逐渐趋于零。信号发生连续多次的上冲和下冲,所形成的震荡。一般其振幅应是一次比一次小,逐渐趋于零。中国科大 快电子学 安琪7第七张,PPT共五十二页,创作于2022年6月噪声容限:(噪声容限:(NoiseMargin)噪噪声声容容限限是是量量度度逻逻辑辑电电
6、路路在在最最坏坏工工作作条条件件下下的的抗抗干干扰扰能能力力的的直直流流电电压压指指标标,它它规规定定了了数数字字电电路路在在稳稳定定状状态态时时允允许许的的最最大大噪噪声声。该该参参数数定定义义为为:最最差差输输入入逻逻辑辑电电平平值值(VIHmin或或VILmax)与与在在这这种种输输入入条条件件下下所能保证的最差输出逻辑电平值所能保证的最差输出逻辑电平值(VOHmin或或VOLmax)之差之差,即即:这里有两个噪声容限定义:这里有两个噪声容限定义:NMNMH H表示表示高电平状态时的噪声容限高电平状态时的噪声容限,NMNML L表示表示低电平状态时的噪声容限低电平状态时的噪声容限。10%
7、90%VH minVL maxVth50%10%90%VH minVL maxVth50%trtf中国科大 快电子学 安琪8第八张,PPT共五十二页,创作于2022年6月二二.信号完整性信号完整性 信号完整性涉及到两个方面:信号波形的完整性和时序的完整性信号完整性涉及到两个方面:信号波形的完整性和时序的完整性。信号波形的完整性:信号波形的完整性:经经常常提提及及的的术术语语是是上上述述的的五五个个基基本本概概念念,这这就就是是:信信号号的的上上升升时时间间(t tr r)和和下下降降时时间间(t tf f),波波形形的的上上冲冲(OvershootOvershoot),下下冲冲(Undersh
8、ootUndershoot)和和振振铃铃 (RingRing)。以以及及接接收收端端的的信信号号还还存在多大的噪声容限(存在多大的噪声容限(Noise MarginNoise Margin)。信号完整性讨论是为了确保可信的高速数据传输。在高速数字系统设计时,人们经常会问到这样信号完整性讨论是为了确保可信的高速数据传输。在高速数字系统设计时,人们经常会问到这样的问题:传输到目的地的信号是否如同人们所预期的那样?或者说:当信号到达时是否处于良好的状的问题:传输到目的地的信号是否如同人们所预期的那样?或者说:当信号到达时是否处于良好的状态?态?中国科大 快电子学 安琪9第九张,PPT共五十二页,创作
9、于2022年6月时序的完整性时序的完整性 时时序序完完整整性性主主要要关关注注的的是是同同步步时时序序方方程程是是否否能能满满足足。经经常常涉涉及及到到是是时时序序偏偏差差(SkewSkew)和抖动和抖动(Jitter)(Jitter)的概念。的概念。建立方程:建立方程:保持方程:保持方程:中国科大 快电子学 安琪10第十张,PPT共五十二页,创作于2022年6月时序偏差时序偏差时序信号的理想时序信号的理想“沿变沿变”和实际上的和实际上的“沿变沿变”之差。之差。在实际系统中,造成时序信号的在实际系统中,造成时序信号的“沿变沿变”与理想与理想“沿变沿变”存在着差别的一个主要原因存在着差别的一个主
10、要原因是因为逻辑器件的信号传输延迟时间上存在着差别。因此,人们也常直观地将时序偏是因为逻辑器件的信号传输延迟时间上存在着差别。因此,人们也常直观地将时序偏差定义为器件输出时序信号的传输延迟之差。差定义为器件输出时序信号的传输延迟之差。InOut1Out2InOut1Out2中国科大 快电子学 安琪11第十一张,PPT共五十二页,创作于2022年6月两类时序偏差两类时序偏差 从更广义的角度出发,由于器件之间连线延迟的不同,或者负载条件的不同,都从更广义的角度出发,由于器件之间连线延迟的不同,或者负载条件的不同,都有可能引起时序信号的实际有可能引起时序信号的实际“沿变沿变”与理想的与理想的“沿变沿
11、变”不同。因此可以将时序偏差分为两不同。因此可以将时序偏差分为两类:类:内部时序偏差(内部时序偏差(Intrinsic Skew):):由逻辑器件内部产生的,表现为逻辑器件输出之间信号延迟上的差别。由逻辑器件内部产生的,表现为逻辑器件输出之间信号延迟上的差别。外部时序偏差(外部时序偏差(Extrinsic Skew):):由于连线延迟和负载条件不同引起的延迟差别。由于连线延迟和负载条件不同引起的延迟差别。中国科大 快电子学 安琪12第十二张,PPT共五十二页,创作于2022年6月时序抖动时序抖动 当实际信号的边沿与理想时序边沿的当实际信号的边沿与理想时序边沿的偏离偏离由于受某种因素(如噪声、串
12、扰、电源电压变化等)不由于受某种因素(如噪声、串扰、电源电压变化等)不断发生变化时,而且这种变化是随机的,这种现象就是我们常说的时序抖动,或者说时序晃动。这种偏断发生变化时,而且这种变化是随机的,这种现象就是我们常说的时序抖动,或者说时序晃动。这种偏离相对于理想位置可能是超前,也可能是滞后的,时序抖动的数值表示通常有两种:离相对于理想位置可能是超前,也可能是滞后的,时序抖动的数值表示通常有两种:j 时钟抖动的最大值,即:峰时钟抖动的最大值,即:峰-峰值(峰值(Peak-Peak),单位一般为皮秒,常用),单位一般为皮秒,常用 ps来表示。来表示。时钟抖动的均方根值,即所谓的标准方差(时钟抖动的
13、均方根值,即所谓的标准方差(),单位一般也为皮秒(),单位一般也为皮秒(ps)。)。数字信号的边沿抖动,对系统的影响可以认为是一种数字信号的边沿抖动,对系统的影响可以认为是一种动态行为动态行为,或者说其影响是随机的,对系统性,或者说其影响是随机的,对系统性能破坏更大,尤其是时钟信号的抖动,常常是制约高速数字系统性能的根本因素。能破坏更大,尤其是时钟信号的抖动,常常是制约高速数字系统性能的根本因素。中国科大 快电子学 安琪13第十三张,PPT共五十二页,创作于2022年6月时间容限(时间容限(Timing Margin)建立方程:建立方程:保持方程:保持方程:所有项目都考虑为最差情况,即考虑了时
14、间容限,但然,也有为了更为保险,所有项目都考虑为最差情况,即考虑了时间容限,但然,也有为了更为保险,可以再加一些时间容限,但在当前的高速电路,增加时间容限也是要付出代价的可以再加一些时间容限,但在当前的高速电路,增加时间容限也是要付出代价的中国科大 快电子学 安琪14第十四张,PPT共五十二页,创作于2022年6月影响信号完整性的主要因素影响信号完整性的主要因素信号在传输线上的反射信号在传输线上的反射信号在传输过程中的串扰信号在传输过程中的串扰噪声(电源噪声,热噪声,地反弹噪声等)噪声(电源噪声,热噪声,地反弹噪声等)电磁辐射电磁辐射中国科大 快电子学 安琪15第十五张,PPT共五十二页,创作
15、于2022年6月要点要点在高速数字系统设计时,实际的数字波形必须考虑。既:要保持在高速数字系统设计时,实际的数字波形必须考虑。既:要保持信号的完整性。信号的完整性。信号完整性涉及到两个方面:波形完整性和时序完整性。信号完整性涉及到两个方面:波形完整性和时序完整性。波形完整性要素:波形完整性要素:上升和下降时间上升和下降时间 上冲和下冲上冲和下冲 振铃振铃 噪声容限噪声容限 占空比占空比时序完整性要素:时序完整性要素:同步时序方程同步时序方程 时序偏差时序偏差 时序噪声时序噪声 时间容限时间容限中国科大 快电子学 安琪16第十六张,PPT共五十二页,创作于2022年6月膝频率(膝频率(fKnee
16、)与与 上升时间(上升时间(tr)中国科大 快电子学 安琪17第十七张,PPT共五十二页,创作于2022年6月 考虑两个极端情况:考虑两个极端情况:1.一个频率为一个频率为 的正弦波的正弦波 波形变化一个周期需要波形变化一个周期需要3万年。若输入到万年。若输入到TTL电路,其输出电压电路,其输出电压 每天变化不到每天变化不到1 V。任何一个包含这样低频率的半导体器件的试验都会以失败而告任何一个包含这样低频率的半导体器件的试验都会以失败而告 终。在这样长的时间尺度来看,集成电路只是一小块氧化硅。终。在这样长的时间尺度来看,集成电路只是一小块氧化硅。2.一个频率为一个频率为 的正弦波的正弦波 信号
17、周期为信号周期为1ps,数字电路根本无法响应这个频率的信号。,数字电路根本无法响应这个频率的信号。一些电路参数发生变化。如地线的电阻由于趋肤效应由一些电路参数发生变化。如地线的电阻由于趋肤效应由0.01 (1KHz)变为)变为1,并且还获得并且还获得50 的感应电抗。的感应电抗。电电路路元元件件的的参参数数是是对对频频率率敏敏感感的的,在在不不同同的的频频率率范范围围内内会会表表现现出出来来不不同同的的特特性性。任任何一种电参数,其数值仅在一定的频率范围内有效。何一种电参数,其数值仅在一定的频率范围内有效。中国科大 快电子学 安琪18第十八张,PPT共五十二页,创作于2022年6月到底多高的到
18、底多高的频率频率 会影响到高速数字会影响到高速数字 电路的设计呢电路的设计呢?中国科大 快电子学 安琪19第十九张,PPT共五十二页,创作于2022年6月膝频率(膝频率(F FKneeKnee)DQ/QCPFclockRandom“1”or“0”时钟信号的上升、下降时间为时钟周期的时钟信号的上升、下降时间为时钟周期的1%。D触发器输出数字信号的特征与输入时钟类似。触发器输出数字信号的特征与输入时钟类似。一个实验一个实验中国科大 快电子学 安琪20第二十张,PPT共五十二页,创作于2022年6月频谱分析频谱分析 从频率从频率Fclcok到频率到频率Fknee,整个,整个输出输出 功率密度谱呈功率
19、密度谱呈-20dB/decade的的斜率斜率 下降。下降。在在Fknee处附近,谱密度曲线开始快处附近,谱密度曲线开始快 速下降。速下降。拐点频率拐点频率Fknee的功率谱密度比正常的功率谱密度比正常 下降曲线低下降曲线低6.8dB。输出信号的能量主要集中在低于拐输出信号的能量主要集中在低于拐 点频率点频率Fknee的频率范围内。的频率范围内。将膝频率将膝频率Fknee频看作为数字信号的频看作为数字信号的 频率成分上限。频率成分上限。DQ/QCPFclockRandom“1”or“0”谱分析谱分析中国科大 快电子学 安琪21第二十一张,PPT共五十二页,创作于2022年6月膝频率与上升时间膝频
20、率与上升时间 任何电路若对膝频率任何电路若对膝频率FKnee及其以下频率有平坦的响应曲线的话,那么信号通及其以下频率有平坦的响应曲线的话,那么信号通 过此电路不会失真。过此电路不会失真。数字电路对高于其数字电路对高于其FKnee以上的输入频率成分的响应不会影响到对正常的对应以上的输入频率成分的响应不会影响到对正常的对应 于低于于低于FKnee的数字信号的处理。的数字信号的处理。任何数字信号的膝频率只与数字信号的上升(任何数字信号的膝频率只与数字信号的上升(t tr r)和下降沿时间()和下降沿时间(t tf f)有关,而与时钟速率无)有关,而与时钟速率无关。关。两个重要结论:两个重要结论:容易
21、看出,上升沿时间越小,膝频率越大,上升沿时间越大,膝频率越小。任何数字信号重要的时容易看出,上升沿时间越小,膝频率越大,上升沿时间越大,膝频率越小。任何数字信号重要的时域特性基本上都是由域特性基本上都是由F FKneeKnee频率以及其以下的频率成分所决定。频率以及其以下的频率成分所决定。中国科大 快电子学 安琪22第二十二张,PPT共五十二页,创作于2022年6月集总系统与分布系统集总系统与分布系统中国科大 快电子学 安琪23第二十三张,PPT共五十二页,创作于2022年6月一一.信号传输的四种电性等效模型信号传输的四种电性等效模型 全波模型全波模型 分布模型(离散模型)分布模型(离散模型)
22、集总模型集总模型 直流模型直流模型 中国科大 快电子学 安琪24第二十四张,PPT共五十二页,创作于2022年6月1.全波模型全波模型 理论:理论:“麦克斯威方程组麦克斯威方程组”。假设电磁波在一个无限大的平假设电磁波在一个无限大的平 面上行进:面上行进:电场指向电场指向x方向;方向;磁场指向磁场指向y方向;方向;整个电磁场往整个电磁场往z方向行进。方向行进。传播速度:光速,传播速度:光速,阻抗:电场对磁场的比值,在自由空间里为阻抗:电场对磁场的比值,在自由空间里为377。当平面波遇到一个高传导物体时,传播方向会随即发生变化。如果适当地调当平面波遇到一个高传导物体时,传播方向会随即发生变化。如
23、果适当地调 整传播的物体,则平面波可以被导入到一个传输线里,这个我们称为整传播的物体,则平面波可以被导入到一个传输线里,这个我们称为“全波全波 模型模型”。选择选择“边界条件边界条件”用以代表实际物体的几何结构以及所使用的材料,来求解全用以代表实际物体的几何结构以及所使用的材料,来求解全 波模型的麦克斯威方程组。波模型的麦克斯威方程组。即使非常简单的结构体,方程组也很难解出。即使非常简单的结构体,方程组也很难解出。中国科大 快电子学 安琪25第二十五张,PPT共五十二页,创作于2022年6月2.2.分布系统分布系统 简化数学模型:简化数学模型:用用“电容电容”来描述电能来描述电能 用用“电感电
24、感”来表示磁能,来表示磁能,用用“电阻电阻”来代表转换为热的能量损耗。来代表转换为热的能量损耗。这些元件被定义成没有实际尺寸,由无损和这些元件被定义成没有实际尺寸,由无损和 无延迟的导线将它们连接起来。无延迟的导线将它们连接起来。有了这些电路元件就不再需要麦克斯威方程有了这些电路元件就不再需要麦克斯威方程 组和边界条件,利用这些电路元件就可以来组和边界条件,利用这些电路元件就可以来 描述一个所谓的描述一个所谓的理想传输线理想传输线的结构。的结构。分布模型(离散模型)示意图分布模型(离散模型)示意图 基本的传输线结构如图所示,理想上,它是由无限多的基本的传输线结构如图所示,理想上,它是由无限多的
25、RLCRLC网络所组成的,然而,为了计算的网络所组成的,然而,为了计算的目的(特别是为了时域的计算方便),我们通常选择有限个目的(特别是为了时域的计算方便),我们通常选择有限个RLCRLC网络来代表。网络来代表。其基本的假设是每个其基本的假设是每个RLCRLC网络的延迟时间远小于信号的波长或者上升时间网络的延迟时间远小于信号的波长或者上升时间。需要提醒的是,这种传输线模型仍然是用集总的元件来描述系统的,只不过这些元件是分布需要提醒的是,这种传输线模型仍然是用集总的元件来描述系统的,只不过这些元件是分布在整个系统中,并且是足够小。以至于在整个系统中,并且是足够小。以至于每个每个RLCRLC网络的
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 信号 完整性 培训 PPT 课件
限制150内