第2章PLD硬件特性与编程技术39361161.ppt

《第2章PLD硬件特性与编程技术39361161.ppt》由会员分享，可在线阅读，更多相关《第2章PLD硬件特性与编程技术39361161.ppt（82页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、EDA技术与技术与VHDL 第第2 2章章PLDPLD硬件特性与编程技术硬件特性与编程技术 2021/9/1712.1 PLD 2.1 PLD 概述概述 图图2-1 基本基本PLD器件的原理结构图器件的原理结构图 2021/9/172数字电路的基本组成数字电路的基本组成p任何组合电路都可表示为所有输入信号的最小项的和或任何组合电路都可表示为所有输入信号的最小项的和或者最大项的积的形式。者最大项的积的形式。p时序电路包含可记忆器件（触发器），其反馈信号和输时序电路包含可记忆器件（触发器），其反馈信号和输入信号通过逻辑关系再决定输出信号。入信号通过逻辑关系再决定输出信号。2021/9/173说明2

2、021/9/1742.1.1 PLD2.1.1 PLD的发展历程的发展历程 熔丝编程的熔丝编程的PROM和和PLA器件器件 AMD公公司推出司推出PAL器件器件 GAL器件器件 FPGA器器件件 EPLD器器件件 CPLD器器件件 内嵌复杂内嵌复杂功能模块功能模块的的SoPC 20世纪世纪70年代年代 20世纪世纪70年代末年代末 20世纪世纪80年代初年代初 20世纪世纪80年代中期年代中期 20世纪世纪80年代末年代末 进入进入20世纪世纪90年代后年代后 2.1 PLD 概述概述 2021/9/1752.1.2 PLD2.1.2 PLD的分类的分类 图图2-2 按集成度按集成度(PLD)

3、分类分类 2.1 PLD 概述概述 2021/9/1762.1.2 PLD2.1.2 PLD的分类的分类 1熔丝熔丝(Fuse)型器件。型器件。2反熔丝反熔丝(Anti-fuse)型器件型器件。3EPROM型。称为紫外线擦除电可编程逻辑器件型。称为紫外线擦除电可编程逻辑器件。4EEPROM型型。5SRAM型型。6Flash型型。2.1 PLD 概述概述 从编程工艺上划分从编程工艺上划分:2021/9/177第一类是与阵列固定、或阵列可编程的第一类是与阵列固定、或阵列可编程的PLDPLD器件。这器件。这类类PLDPLD器件以可编程只读存储器器件以可编程只读存储器PROMPROM为代表。为代表。第

4、二类是与阵列和或阵列均可编程的第二类是与阵列和或阵列均可编程的PLDPLD器件，以可器件，以可编程逻辑阵列编程逻辑阵列PLAPLA为代表。为代表。第三类是以可编程阵列逻辑第三类是以可编程阵列逻辑PALPAL为代表的与阵列可编为代表的与阵列可编程、或阵列固定的程、或阵列固定的PLDPLD器件。器件。第四类是具有可编程输出逻辑宏单元的通用第四类是具有可编程输出逻辑宏单元的通用PLDPLD器件，器件，以通用型可编程阵列逻辑以通用型可编程阵列逻辑GALGAL器件为主要代表。器件为主要代表。根据根据PLD器件的与阵列和或阵列的编程情况以及输出形式，器件的与阵列和或阵列的编程情况以及输出形式，低密度可编程

5、逻辑器件通常可分为四类。低密度可编程逻辑器件通常可分为四类。2.2 2.2 低密度低密度PLDPLD可编程原理可编程原理 2021/9/1782.2 2.2 低密度低密度PLDPLD可编程原理可编程原理 2.2.1 2.2.1 电路符号表示电路符号表示 图图2-3 常用逻辑门符号与现有国标符号的对照常用逻辑门符号与现有国标符号的对照 2021/9/1792.2.1 2.2.1 电路符号表示电路符号表示 图图2-4 PLD的互补缓冲器的互补缓冲器 图图2-5 PLD的互补输入的互补输入 图图2-6 PLD中与阵列表示中与阵列表示 图图2-7 PLD中或阵列的表示中或阵列的表示 图图2-8 阵列线

6、连接表示阵列线连接表示 2021/9/17102.2.2 PROM 2.2.2 PROM 图图2-9 PROM基本结构基本结构 2.2 2.2 低密度低密度PLDPLD可编程原理可编程原理 2021/9/17112.2.2 PROM 2.2.2 PROM PROM中的地址译码器是完成中的地址译码器是完成PROM存储阵列的行的选择，存储阵列的行的选择，其逻辑函数是：其逻辑函数是：2.2 2.2 低密度低密度PLDPLD可编程原理可编程原理 2021/9/17122.2.2 PROM 2.2.2 PROM 2.2 2.2 低密度低密度PLDPLD可编程原理可编程原理.2021/9/17132.2.

7、2 PROM 2.2.2 PROM 图图2-10 PROM的逻辑阵列结构的逻辑阵列结构 2.2 2.2 低密度低密度PLDPLD可编程原理可编程原理 2021/9/17142.2.2 PROM 2.2.2 PROM 图图2-11 PROM表达的表达的PLD阵列图阵列图 2.2 2.2 低密度低密度PLDPLD可编程原理可编程原理 2021/9/17152.2.2 PROM 2.2.2 PROM 图图2-12 用用PROM完成半加器逻辑阵列完成半加器逻辑阵列 2.2 2.2 低密度低密度PLDPLD可编程原理可编程原理 2021/9/1716 PROM(EPROM)PROM(EPROM)可编程存

8、储器可编程存储器2021/9/1717PROM结构p与阵列为全译码阵列，器件与阵列为全译码阵列，器件的规模将随着输入信号数量的规模将随着输入信号数量n n的增加成的增加成2 2n n指数级增长。因指数级增长。因此此PROMPROM一般只用于数据存储一般只用于数据存储器，不适于实现逻辑函数。器，不适于实现逻辑函数。pEPROM和和EEPROM2021/9/1718用用PROM实现组合逻辑电路功能实现组合逻辑电路功能实现的函数为：实现的函数为：固定连接点固定连接点（与）（与）编程连接点编程连接点（或）（或）2021/9/1719 PROM(EPROM)PROM(EPROM)可编程存储器可编程存储器

9、特点与阵列固定与阵列固定,全译码形式全译码形式,产生输入产生输入变量变量的的全部最小项全部最小项或阵列可编程或阵列可编程输入变量数增加输入变量数增加,与阵列规模迅速增加与阵列规模迅速增加,价价格上涨格上涨组合型结构组合型结构,无触发器无触发器2021/9/17202.2.3 PLA 2.2.3 PLA 图图2-13 PLA逻辑阵列示意图逻辑阵列示意图 2.2 2.2 低密度低密度PLDPLD可编程原理可编程原理 2021/9/17212.2.3 PLA 2.2.3 PLA 图图2-14 PLA与与 PROM的比较的比较 2.2 2.2 低密度低密度PLDPLD可编程原理可编程原理 2021/9

10、/17222.2.4 PAL 2.2.4 PAL 图图2-15 PAL结构结构 图图2-16 PAL的常用表示的常用表示 2.2 2.2 低密度低密度PLDPLD可编程原理可编程原理 2021/9/1723 PALPAL可编程阵列逻辑可编程阵列逻辑2021/9/1724PAL结构p与阵列可编程使输入项增多，或阵列固定使器件简化。p或阵列固定明显影响了器件编程的灵活性。2021/9/1725AnBnCnAnBnCnAnBnCnAnBnCnAnBnAnCnBnCn用PAL实现全加器2021/9/1726图图2-17 一种一种PAL16V8的部分结构图的部分结构图 2021/9/17272.2.5

11、GAL 2.2.5 GAL 2.2 2.2 低密度低密度PLDPLD可编程原理可编程原理 GAL GAL即即通用阵列逻辑器件通用阵列逻辑器件，首次在，首次在PLDPLD上采用了上采用了EEPROMEEPROM工艺，使得工艺，使得GALGAL具有电可擦除重复编程的特点，具有电可擦除重复编程的特点，彻底解决了彻底解决了熔丝型熔丝型可编程器件的一次可编程问题。可编程器件的一次可编程问题。GALGAL在在“与与-或或”阵列结构上沿用了阵列结构上沿用了PALPAL的与阵列可编程、或的与阵列可编程、或阵列固定的结构，但对阵列固定的结构，但对PALPAL的输出的输出I/OI/O结构进行了较大的结构进行了较大

12、的改进，在改进，在GALGAL的输出部分增加了输出逻辑宏单元的输出部分增加了输出逻辑宏单元OLMC(Output Macro Cell)OLMC(Output Macro Cell)。2021/9/1728与阵列可编程与阵列可编程或阵列固定或阵列固定输出端集成输出逻辑宏单元输出端集成输出逻辑宏单元(OLMC)(OLMC)编程容易编程容易,结构简单结构简单,应用最广泛应用最广泛 GALGAL通用可编程阵列逻辑通用可编程阵列逻辑特点2021/9/1729GALGAL器件的器件的OLMCOLMCOutput Logic Macro CellOutput Logic Macro Cellp每个每个OL

13、MCOLMC包含或阵列中的一个包含或阵列中的一个或门或门p组成：组成：n异或门：控制输出信号的异或门：控制输出信号的极性极性nD D触发器：适合设计时序电触发器：适合设计时序电路路n4 4个多路选择器个多路选择器输出使能选择反馈信号选择或门控制选择输出选择2021/9/1730GALGAL结构结构 GALGAL器件与器件与PALPAL器件的器件的区别在于用可编程的区别在于用可编程的输出逻辑宏单元输出逻辑宏单元（OLMCOLMC）代替固定的）代替固定的或阵列。可以实现时或阵列。可以实现时序电路序电路。逻辑宏单元OLMC2021/9/17312021/9/1732复杂高密度复杂高密度PLDPLD的

14、基本结构的基本结构复杂高密度复杂高密度PLDPLD包括包括:可擦除可编程逻辑器件可擦除可编程逻辑器件EPLDEPLD 复杂的可编程逻辑器件复杂的可编程逻辑器件CPLD CPLD(Complex Programmable Logic Device)(Complex Programmable Logic Device)现场可编程门阵列现场可编程门阵列FPGAFPGA(Field Programmable Gate Array)(Field Programmable Gate Array)2021/9/1733可擦除可编程逻辑器件可擦除可编程逻辑器件EPLDEPLD 一般来说，世界著名的半导体公司，

15、如一般来说，世界著名的半导体公司，如AlteraAltera、XilinxXilinx、AMDAMD、LatticeLattice和和AtmelAtmel等等公司均生产公司均生产EPLDEPLD产品，但是这些产品的结产品，但是这些产品的结构差异很大。构差异很大。通常，通常，EPLDEPLD的基本结构主要包括的基本结构主要包括可编程可编程的与逻辑阵列的与逻辑阵列、固定的或逻辑阵列固定的或逻辑阵列和和输出输出逻辑宏单元逻辑宏单元三个部分。三个部分。2021/9/1734 为了提高集成度，同时又保持为了提高集成度，同时又保持EPLDEPLD传输时间可传输时间可预测的优点，生产厂商将若干个类似预测的优

16、点，生产厂商将若干个类似PALPAL的功能模块的功能模块和实现互连的开关矩阵集成在同一芯片上，这样就和实现互连的开关矩阵集成在同一芯片上，这样就形成了复杂的形成了复杂的可编程逻辑器件可编程逻辑器件CPLDCPLD（Complex Complex Programmable Logic DeviceProgrammable Logic Device）。）。一般而言，一般而言，CPLDCPLD在在集成度集成度和和结构结构上呈现出来的特点是：上呈现出来的特点是：与或阵列的规与或阵列的规模更大，触发器的数目更多，同时增加了大量的逻模更大，触发器的数目更多，同时增加了大量的逻辑宏单元和布线资源。辑宏单元和

17、布线资源。不同器件公司的不同器件公司的CPLDCPLD产品结构不同。但是任何产品结构不同。但是任何芯片公司的芯片公司的CPLDCPLD的基本结构都应该包括三个部分：的基本结构都应该包括三个部分：可编程逻辑宏单元可编程逻辑宏单元、可编程可编程I/OI/O单元单元和和布线池布线池，只不，只不过不同公司具有不同的表示形式而已。过不同公司具有不同的表示形式而已。2021/9/1735逻辑阵列模块I/O单元连线资源逻辑阵列模块中包含多个宏单元逻辑阵列模块中包含多个宏单元2.3 CPLD的结构与可编程原理的结构与可编程原理 2021/9/1736图图2-19 MAX7128S的结构的结构 1 1逻辑阵列块

18、逻辑阵列块(LAB)(LAB)2.3 CPLD2.3 CPLD的结构与可编程原理的结构与可编程原理 2021/9/17372 2宏单元宏单元 全局时钟信号全局时钟信号全局时钟信号由高电平有效的时钟信号使能全局时钟信号由高电平有效的时钟信号使能 用乘积项实现一个阵列时钟用乘积项实现一个阵列时钟2.3 CPLD2.3 CPLD的结构与可编程原理的结构与可编程原理逻辑阵列逻辑阵列MAX7000MAX7000系列中的宏单元系列中的宏单元 乘积项选择矩阵乘积项选择矩阵可编程寄存器可编程寄存器 2021/9/17382.3 CPLD2.3 CPLD的结构与可编程原理的结构与可编程原理 图图2-18 MAX

19、7000系列的单个宏单元结构系列的单个宏单元结构 2021/9/1739（2 2）宏单元内部结构）宏单元内部结构乘积项逻辑阵列乘积项选择矩阵可编程触发器2021/9/17403 3扩展乘积项扩展乘积项 图图2-20 共享扩展乘积项结构共享扩展乘积项结构 2.3 CPLD2.3 CPLD的结构与可编程原理的结构与可编程原理共享扩展项共享扩展项 2021/9/17413 3扩展乘积项扩展乘积项 图图2-22 并联扩展项馈送方式并联扩展项馈送方式 并联扩展项并联扩展项 2021/9/17424 4可编程连线阵列可编程连线阵列(PIA)(PIA)图图2-22 PIA信号布线到信号布线到LAB的方式的方

20、式 2.3 CPLD2.3 CPLD的结构与可编程原理的结构与可编程原理2021/9/17435 5I/OI/O控制块控制块 图图2-23 EPM7128S器器件的件的I/O控制块控制块 2021/9/17441 1、工作电源的类型和接入要求、工作电源的类型和接入要求2 2、编程口（、编程口（JTAGJTAG、PSPS、ASAS）3 3、各种端口的电气性能与使用方法、各种端口的电气性能与使用方法4 4、内部的嵌入式模块、内部的嵌入式模块5 5、配置器件、配置器件 硬件特性的硬件特性的5 5个方面：个方面：2.4 FPGA2.4 FPGA的结构与工作原理的结构与工作原理2021/9/1745 F

21、PGAFPGA的结构与生产厂家有关，的结构与生产厂家有关，其一般由下面几部分组成其一般由下面几部分组成:基本可编程逻辑单元基本可编程逻辑单元 可编程输入可编程输入/输出单元输出单元 布线资源布线资源 嵌入式嵌入式RAMRAM 底层嵌入功能单元底层嵌入功能单元 内嵌专用硬核内嵌专用硬核 （1 1）FPGAFPGA结构结构2.4 FPGA2.4 FPGA的结构与工作原理的结构与工作原理2021/9/1746（1 1）FPGAFPGA结构结构(Altera Cyclone series)2021/9/1747LABLEFPGAFPGA中的逻辑阵列块（中的逻辑阵列块（LABLAB）2021/9/174

22、8LELE内部结构内部结构2021/9/17492.4.1 2.4.1 查找表逻辑结构查找表逻辑结构 图图2-24 FPGA查找表单元查找表单元 2.4 FPGA2.4 FPGA的结构与工作原理的结构与工作原理2021/9/17502.4.1 2.4.1 查找表逻辑结构查找表逻辑结构 图图2-25 FPGA查找表单元内部结构查找表单元内部结构 2021/9/1751查找表的基本原理查找表的基本原理实际逻辑电路LUT的实现方式a,b,c,d输入逻辑输出地址RAM中存储的内容00000000000001000010.0.01111111111N N个输入的逻辑函数需要个输入的逻辑函数需要2 2的的

23、N N次方的容量的次方的容量的SRAMSRAM来实现，一般多个输入的查找表采用来实现，一般多个输入的查找表采用多个逻辑块多个逻辑块级连级连的方式的方式2021/9/1752查找表的基本原理查找表的基本原理N N个输入的逻辑函数需要个输入的逻辑函数需要2 2的的N N次方的容量的次方的容量的SRAMSRAM来实现，一般多于输入的查找表采用多个逻辑来实现，一般多于输入的查找表采用多个逻辑块级连的方式块级连的方式2021/9/1753FPGAFPGA中的嵌入式阵列（中的嵌入式阵列（EABEAB）p可灵活配置的可灵活配置的RAMRAM块块p用途用途n实现比较复杂的函数的查找表，如正弦、余弦等。实现比较

24、复杂的函数的查找表，如正弦、余弦等。n可实现多种存储器功能，如可实现多种存储器功能，如RAMRAM，ROMROM，双口，双口RAMRAM，FIFOFIFO，StackStack等等n灵活配置方法：灵活配置方法：25682568，也可配成，也可配成512451242021/9/1754嵌入式阵列块EAB（Embedded Array Block）参见原图2021/9/17552.4.2 Cyclone2.4.2 Cyclone系列器件的结构与原理系列器件的结构与原理 图图2-26 Cyclone LE结构图结构图 2021/9/17562.4.2 Cyclone2.4.2 Cyclone系列器件

25、的结构与原理系列器件的结构与原理 图图2-27 Cyclone LE普通模式普通模式 2021/9/17572.4.2 Cyclone2.4.2 Cyclone系列器件的结构与原理系列器件的结构与原理 图图2-28 Cyclone LE动态算术模式动态算术模式 2021/9/17582.4.2 Cyclone2.4.2 Cyclone系列器件的结构与原理系列器件的结构与原理 图图2-29 Cyclone LAB结构结构 2021/9/17592.4.2 Cyclone2.4.2 Cyclone系列器件的结构与原理系列器件的结构与原理 图图2-31LAB控制信号生成的逻辑图控制信号生成的逻辑图

26、2021/9/17602.4.2 Cyclone2.4.2 Cyclone系列器件的结构与原理系列器件的结构与原理 图图2-32 快速进位选择链快速进位选择链 2021/9/1761图图2-33 LUT链和寄存器链的使用链和寄存器链的使用 2.4.2 Cyclone2.4.2 Cyclone系列器件的结构与原理系列器件的结构与原理 2.4 FPGA2.4 FPGA的结构与工作原理的结构与工作原理2021/9/1762图图2-34 LVDS连接连接 2.4.2 Cyclone2.4.2 Cyclone系列器件的结构与原理系列器件的结构与原理 2.4 FPGA2.4 FPGA的结构与工作原理的结构

27、与工作原理2021/9/1763 FPGAFPGA和和CPLDCPLD都是可编程都是可编程ASICASIC器件器件,有很多共同特有很多共同特点点,但由于但由于CPLDCPLD和和FPGAFPGA硬件结构上的差异硬件结构上的差异,使得它使得它们具有各自的特点。们具有各自的特点。尽管尽管CPLDCPLD和和FPGAFPGA在硬件结构上有一定的差异，在硬件结构上有一定的差异，但是对用户而言，但是对用户而言，CPLDCPLD和和FPGAFPGA的的设计流程是相似设计流程是相似的，使用的，使用EDAEDA软件的设计方法也没有太大的差别。软件的设计方法也没有太大的差别。设计时，需根据所需选器件型号充分发挥

28、器件的设计时，需根据所需选器件型号充分发挥器件的特性就可以了。特性就可以了。CPLD和和FPGA的异同的异同2021/9/1764 由于各个可编程逻辑器件公司的产品在价由于各个可编程逻辑器件公司的产品在价格、性能、逻辑规模和封装以及格、性能、逻辑规模和封装以及EDAEDA开发工具开发工具性能等方面各具特色，因此，设计者必须根性能等方面各具特色，因此，设计者必须根据各自的设计在其中做出选择。一般在选择据各自的设计在其中做出选择。一般在选择过程中，需要考虑这几个方面的问题：过程中，需要考虑这几个方面的问题：1.1.器件资源的选择器件资源的选择 2.2.器件速度的选择器件速度的选择 3.3.器件封装

29、的选择器件封装的选择 4.4.在在CPLDCPLD和和FPGAFPGA之间做选择之间做选择 CPLD和和FPGA的选择的选择2021/9/1765CPLDCPLD与与FPGAFPGA的区别的区别CPLDFPGA内部结构ProducttermLookup Table程序存储内部EEPROMSRAM，外挂EEPROM资源类型组合电路资源丰富触发器资源丰富集成度低高使用场合完成控制逻辑能完成比较复杂的算法速度慢快其他资源EAB，锁相环保密性可加密一般不能保密2021/9/1766FPGA与CPLD的区别 FPGA采采用用SRAM进进行行功功能能配配置置，可可重重复复编编程程，但但系系统统掉掉电电后后

30、，SRAM中中的的数数据据丢丢失失。因因此此，需需在在FPGA外外加加EPROM，将将配配置置数数据据写写入入其其中中，系系统统每每次次上上电电自自动动将将数数据据引引入入SRAM中中。CPLD器器件件一一般般采采用用EEPROM存存储储技技术术，可可重重复复编编程程，并并且且系系统统掉掉电电后后，EEPROM中中的的数数据据不会丢失，适于数据的保密。不会丢失，适于数据的保密。2021/9/1767FPGA与CPLD的区别 FPGA器件含有丰富的触发器资源，易于实器件含有丰富的触发器资源，易于实现时序逻辑，如果要求实现较复杂的组合电路则现时序逻辑，如果要求实现较复杂的组合电路则需要几个需要几个

31、CLB结合起来实现。结合起来实现。CPLD的与或阵列的与或阵列结构，使其适于实现大规模的组合功能，但触发结构，使其适于实现大规模的组合功能，但触发器资源相对较少。器资源相对较少。2021/9/1768FPGA与CPLD的区别 FPGA为细粒度结构，为细粒度结构，CPLD为粗粒度结构。为粗粒度结构。FPGA内部有丰富连线资源，内部有丰富连线资源，CLB分块较小，分块较小，芯片的利用率较高。芯片的利用率较高。CPLD的宏单元的与或阵的宏单元的与或阵列较大，通常不能完全被应用，且宏单元之间列较大，通常不能完全被应用，且宏单元之间主要通过高速数据通道连接，其容量有限，限主要通过高速数据通道连接，其容量

32、有限，限制了器件的灵活布线，因此制了器件的灵活布线，因此CPLD利用率较利用率较FPGA器件低。器件低。2021/9/1769FPGA与CPLD的区别 FPGA为非连续式布线，为非连续式布线，CPLD为连续式布线。为连续式布线。FPGA器件在每次编程时实现的逻辑功能一样，但器件在每次编程时实现的逻辑功能一样，但走的路走的路线不同线不同，因此，因此延时不易控制延时不易控制，要求开发软件允许工程师对，要求开发软件允许工程师对关键的路线给予限制。关键的路线给予限制。CPLD每次布线路径一样，每次布线路径一样，CPLD的连续式互连结构利用具有同样长度的一些金属线实现逻的连续式互连结构利用具有同样长度的

33、一些金属线实现逻辑单元之间的互连。辑单元之间的互连。连续式互连结构连续式互连结构消除了分段式互连结消除了分段式互连结构在定时上的差异，并在逻辑单元之间提供快速且具有固构在定时上的差异，并在逻辑单元之间提供快速且具有固定延时的通路。定延时的通路。CPLD的延时较小。的延时较小。2021/9/1770PLDPLD器件的命名与选型器件的命名与选型pEPM7 128 S L C 8410nEPM7：产品系列为EPM7000系列n128：有128个逻辑宏单元nS：电压为5V，AE为3.3V，B为2.5VnL：封装为PLCC，Q代表PQFP等nC：商业级（Commercial）070度，I：工业级（Ind

34、ustry），4085度M：军品级（Military），55125度n84：管脚数目n10：速度级别2021/9/17712.5 2.5 硬件测试技术硬件测试技术 2.5.1 2.5.1 内部逻辑测试内部逻辑测试(DFT(DFT：可测性设计）：可测性设计）扫描寄存器扫描寄存器：是把：是把ASIC中关键逻辑部分的普通寄存中关键逻辑部分的普通寄存器用测试扫描寄存器来代替，在测试中可以动态地测试、器用测试扫描寄存器来代替，在测试中可以动态地测试、分析设计其中寄存器所处的状态，甚至对某个寄存器加分析设计其中寄存器所处的状态，甚至对某个寄存器加以激励信号，改变该寄存器的状态。以激励信号，改变该寄存器的状

35、态。2021/9/17722.5.2 JTAG2.5.2 JTAG边界扫描测试边界扫描测试 引引 脚脚描描 述述功功 能能TDI测试数据输入测试数据输入(Test Data Input)测测试试指指令令和和编编程程数数据据的的串串行行输输入入引引脚脚。数数据据在在TCK的上升沿移入。的上升沿移入。TDO测试数据输出测试数据输出(Test Data Output)测测试试指指令令和和编编程程数数据据的的串串行行输输出出引引脚脚，数数据据在在TCK的的下下降降沿沿移移出出。如如果果数数据据没没有有被被移移出出时时，该该引引脚脚处处于于高阻态。高阻态。TMS测试模式选择测试模式选择(Test Mod

36、e Select)控控制制信信号号输输入入引引脚脚，负负责责TAP控控制制器器的的转转换换。TMS必必须在须在TCK的上升沿到来之前稳定。的上升沿到来之前稳定。TCK测试时钟输入测试时钟输入(Test Clock Input)时时钟钟输输入入到到BST电电路路，一一些些操操作作发发生生在在上上升升沿沿，而而另另一些发生在下降沿。一些发生在下降沿。TRST测试复位输入测试复位输入(Test Reset Input)低低电电平平有有效效，异异步步复复位位边边界界扫扫描描电电路路(在在IEEE规规范范中中，该引脚可选该引脚可选)。表表2-1 边界扫描边界扫描IO引脚功能引脚功能 2.5 2.5 硬件

37、测试技术硬件测试技术 2021/9/n最大的PLD供应商之一nFPGA的发明者，最大的PLD供应商之一nISP技术的发明者n提供军品及宇航级产品2.6 FPGA/CPLD产品概述产品概述 2021/9/17742.6 FPGA/CPLD2.6 FPGA/CPLD产品概述产品概述 2.6.3 Altera2.6.3 Altera公司公司FPGAFPGA和和CPLDCPLD器件系列器件系列 1.Stratix II 系列系列FPGA 2.ACEX系列系列FPGA 3.MAX系列系列CPLD 4.Cyclone系列系列FPGA低成本低成本FPGA 5.Cyclone II系列系列FPGA 6.MAX

38、 II系列器件系列器件 7.Altera宏功能块及宏功能块及IP核核 2021/9/17752.6 FPGA/CPLD2.6 FPGA/CPLD产品概述产品概述 2.6.5 Altera2.6.5 Altera公司的公司的FPGAFPGA配置方式与配置器件配置方式与配置器件 主动配置方式：由主动配置方式：由FPGAFPGA器件引导配置操作过程器件引导配置操作过程（.pofpof）：配置信息存放在配置器件里的。（）：配置信息存放在配置器件里的。（EPCEPC、EPCSEPCS）被动配置方式：外部计算机或控制器控制配置过程被动配置方式：外部计算机或控制器控制配置过程（多半用在实验系统中）（多半用在

39、实验系统中）2021/9/17762.7 2.7 编程与配置编程与配置 表表2-2 各引脚信号名称各引脚信号名称 基于电可擦除存储单元的基于电可擦除存储单元的EEPROM或或Flash技术。技术。(CPLD(CPLD编程）编程）基于基于SRAM查找表的编程单元。（查找表的编程单元。（FPGAFPGA配置）配置）基于反熔丝编程单元。基于反熔丝编程单元。引脚引脚12345678910PS模式模式DCKGNDCONF_DONEVCCnCONFIG-nSTATUS-DATA0GNDJTAG模式模式TCKGNDTDOVCCTMS-TDIGND2021/9/17772.7 2.7 编程与配置编程与配置 2

40、.7.1 JTAG2.7.1 JTAG方式的在系统编程方式的在系统编程 图图2-35 CPLD编程下载连接图编程下载连接图 2021/9/17782.7 2.7 编程与配置编程与配置 2.7.2 2.7.2 使用使用PCPC并行口配置并行口配置FPGA FPGA AlteraAltera的的FPGAFPGA有如下几种常用编程配置方式：有如下几种常用编程配置方式：1 1配置器件模式，如用配置器件模式，如用EPCEPC器件进行配置。器件进行配置。2 2PS(Passive SerialPS(Passive Serial被动串行被动串行)模式。模式。3 3JTAGJTAG模式，用于配置模式，用于配置

41、SRAMSRAM的的SOFSOF文件，或文件，或JTAGJTAG间接对配置器件编程模式。间接对配置器件编程模式。4 4ASAS（Active SerialActive Serial），这个模式是针对），这个模式是针对EPCSEPCS系列系列配置器件而配置器件而 。2021/9/17792.7 2.7 编程与配置编程与配置 2.7.3 FPGA2.7.3 FPGA配置器件配置器件 图图2-36 FPGA使用使用EPC配置器件的配置时序配置器件的配置时序 2021/9/17802.7 2.7 编程与配置编程与配置 2.7.3 FPGA 2.7.3 FPGA 配置器件配置器件 图图2-37 FPGA的配置电路原理图的配置电路原理图（注，此图来自（注，此图来自Altera资料，中间一上拉线应串资料，中间一上拉线应串1K电阻）电阻）2021/9/17812.7 2.7 编程与配置编程与配置 2.7.3 FPGA2.7.3 FPGA配置器件配置器件 图图2-38 EPCS器件配置器件配置FPGA的电路原理图的电路原理图 2021/9/1782