第3章FPGACPLD结构与应用.ppt

《第3章FPGACPLD结构与应用.ppt》由会员分享，可在线阅读，更多相关《第3章FPGACPLD结构与应用.ppt（57页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、EDA 技术实用教程技术实用教程第第 3 3 章章 FPGA/CPLD 结构与应用结构与应用 2021/9/171信息工程系信息工程系信息工程系信息工程系3.1 概概 述述 基本门基本门 组合电路组合电路 时序电路时序电路 图图3-1 基本基本PLD器件的原理结构图器件的原理结构图 2021/9/172信息工程系信息工程系信息工程系信息工程系3.1 概概 述述 3.1.1 可编程逻辑器件的发展历程可编程逻辑器件的发展历程 PROM(Programmable Read Only Memory)PLA(Programmable Logic Array)PAL(Programmable Array

2、Logic)GAL(Generic Array Logic)EPLDCPLDFPGA2021/9/173信息工程系信息工程系信息工程系信息工程系3.1 概概 述述 3.1.2 可编程逻辑器件的分类可编程逻辑器件的分类 图图3-2 PLD按集成度分类按集成度分类 2021/9/174信息工程系信息工程系信息工程系信息工程系3.2 简单可编程逻辑器件原理简单可编程逻辑器件原理 3.2.1 电路符号表示电路符号表示 图图3-3 常用逻辑门符号与现有国标符号的对照常用逻辑门符号与现有国标符号的对照 2021/9/175信息工程系信息工程系信息工程系信息工程系3.2 简单可编程逻辑器件原理简单可编程逻辑

3、器件原理 3.2.1 电路符号表示电路符号表示 图图3-4 PLD的互补缓冲器的互补缓冲器 图图3-5 PLD的互补输入的互补输入 图图3-6 PLD中与阵列表示中与阵列表示 2021/9/176信息工程系信息工程系信息工程系信息工程系3.2 简单可编程逻辑器件原理简单可编程逻辑器件原理 3.2.1 电路符号表示电路符号表示 图图3-7 PLD中或阵列的表示中或阵列的表示 图图3-8 阵列线连接表示阵列线连接表示 2021/9/177信息工程系信息工程系信息工程系信息工程系3.2 简单可编程逻辑器件原理简单可编程逻辑器件原理 3.2.2 PROM 图图3-9 PROM基本结构基本结构 2021

4、/9/178信息工程系信息工程系信息工程系信息工程系3.2 简单可编程逻辑器件原理简单可编程逻辑器件原理 3.2.2 PROM 图图3-10 PROM的逻辑阵列结构的逻辑阵列结构 2021/9/179信息工程系信息工程系信息工程系信息工程系3.2 简单可编程逻辑器件原理简单可编程逻辑器件原理 3.2.2 PROM 图图3-11 PROM表达的表达的PLD阵列图阵列图 2021/9/1710信息工程系信息工程系信息工程系信息工程系3.2 简单可编程逻辑器件原理简单可编程逻辑器件原理 3.2.2 PROM 图图3-12 用用PROM完成半加器逻辑阵列完成半加器逻辑阵列 2021/9/1711信息工

5、程系信息工程系信息工程系信息工程系3.2 简单可编程逻辑器件原理简单可编程逻辑器件原理 3.2.3 PLA 图图3-13 PLA逻辑阵列示意图逻辑阵列示意图 2021/9/1712信息工程系信息工程系信息工程系信息工程系3.2 简单可编程逻辑器件原理简单可编程逻辑器件原理 3.2.3 PLA 图图3-14 PLA与与 PROM的比较的比较 2021/9/1713信息工程系信息工程系信息工程系信息工程系3.2 简单可编程逻辑器件原理简单可编程逻辑器件原理 3.2.4 PAL 图图3-16 PAL的常用表示的常用表示 图图3-15 PAL结构结构2021/9/1714信息工程系信息工程系信息工程系

6、信息工程系图图3-17 一种一种PAL16V8的部分结构图的部分结构图 2021/9/1715信息工程系信息工程系信息工程系信息工程系图图3-15 PAL结构结构3.2.5 GAL 2021/9/1716信息工程系信息工程系信息工程系信息工程系3.2 简单可编程逻辑器件原理简单可编程逻辑器件原理 3.2.5 GAL 图图3-15 PAL结构结构2021/9/1717信息工程系信息工程系信息工程系信息工程系3.2 简单可编程逻辑器件原理简单可编程逻辑器件原理 3.2.5 GAL 图图3-20 寄存器模式组合双向输出结构寄存器模式组合双向输出结构 2021/9/1718信息工程系信息工程系信息工程

7、系信息工程系3.2 简单可编程逻辑器件原理简单可编程逻辑器件原理 3.2.5 GAL 图图3-21 组合输出双向结构组合输出双向结构 2021/9/1719信息工程系信息工程系信息工程系信息工程系3.2 简单可编程逻辑器件原理简单可编程逻辑器件原理 3.2.5 GAL 图图3-22 复合型组合输出结构复合型组合输出结构 2021/9/1720信息工程系信息工程系信息工程系信息工程系3.2 简单可编程逻辑器件原理简单可编程逻辑器件原理 3.2.5 GAL 图图3-23 反馈输入结构反馈输入结构 2021/9/1721信息工程系信息工程系信息工程系信息工程系3.2 简单可编程逻辑器件原理简单可编程

8、逻辑器件原理 3.2.5 GAL 图图3-24 输出反馈结构输出反馈结构 2021/9/1722信息工程系信息工程系信息工程系信息工程系3.2 简单可编程逻辑器件原理简单可编程逻辑器件原理 3.2.5 GAL 图图3-25 简单模式输出结构简单模式输出结构 2021/9/1723信息工程系信息工程系信息工程系信息工程系3.3 CPLD的结构与工作原理的结构与工作原理 图图3-25 简单模式输出结构简单模式输出结构 2021/9/1724信息工程系信息工程系信息工程系信息工程系3.3 CPLD的结构与工作原理的结构与工作原理 图图3-27 MAX7128S的结构的结构 1逻辑阵列块逻辑阵列块(L

9、AB)2021/9/1725信息工程系信息工程系信息工程系信息工程系3.3 CPLD的结构与工作原理的结构与工作原理 2宏单元宏单元 MAX7000系列中的宏单元系列中的宏单元 逻辑阵列逻辑阵列逻辑阵列逻辑阵列 乘积项选择矩阵乘积项选择矩阵乘积项选择矩阵乘积项选择矩阵 可编程寄存器可编程寄存器可编程寄存器可编程寄存器 三种时钟输入模式三种时钟输入模式 全局时钟信号全局时钟信号 全局时钟信号由高电平有效的时钟信号使能全局时钟信号由高电平有效的时钟信号使能 用乘积项实现一个阵列时钟用乘积项实现一个阵列时钟 2021/9/1726信息工程系信息工程系信息工程系信息工程系3.3 CPLD的结构与工作原

10、理的结构与工作原理 图图3-28 共享扩展乘积项结构共享扩展乘积项结构 3扩展乘积项扩展乘积项 2021/9/1727信息工程系信息工程系信息工程系信息工程系3.3 CPLD的结构与工作原理的结构与工作原理 3扩展乘积项扩展乘积项 图图3-29 并联扩展项馈送方式并联扩展项馈送方式 2021/9/1728信息工程系信息工程系信息工程系信息工程系3.3 CPLD的结构与工作原理的结构与工作原理 4可编程连线阵列可编程连线阵列(PIA)图图3-30 PIA信号布线到信号布线到LAB的方式的方式 2021/9/1729信息工程系信息工程系信息工程系信息工程系3.3 CPLD的结构与工作原理的结构与工

11、作原理 5I/O控制块控制块 图图3-31 EPM7128S器件的器件的I/O控制块控制块 2021/9/1730信息工程系信息工程系信息工程系信息工程系3.4 FPGA的结构与工作原理的结构与工作原理 3.4.1 查找表逻辑结构查找表逻辑结构 图图3-32 FPGA查找表单元查找表单元 图图3-33 FPGA查找表单元内部结构查找表单元内部结构 2021/9/1731信息工程系信息工程系信息工程系信息工程系3.4.2 Cyclone/CycloneII系列器件的结构与原理系列器件的结构与原理 图图3-34 Cyclone LE结构图结构图 2021/9/1732信息工程系信息工程系信息工程系

12、信息工程系3.4 FPGA的结构与工作原理的结构与工作原理 3.4.2 Cyclone/CycloneII系列器件的结构与原理系列器件的结构与原理图图3-35 Cyclone LE普通模式普通模式 2021/9/1733信息工程系信息工程系信息工程系信息工程系3.4.2 Cyclone/CycloneII系列器件的结构与原理系列器件的结构与原理图图3-36 Cyclone LE动态算术模式动态算术模式 2021/9/1734信息工程系信息工程系信息工程系信息工程系3.4.2 Cyclone/CycloneII系列器件的结构与原理系列器件的结构与原理图图3-37 Cyclone LAB结构结构

13、2021/9/1735信息工程系信息工程系信息工程系信息工程系3.4.2 Cyclone/CycloneII系列器件的结构与原理系列器件的结构与原理图图3-38 LAB阵列阵列 2021/9/1736信息工程系信息工程系信息工程系信息工程系3.4.2 Cyclone/CycloneII系列器件的结构与原理系列器件的结构与原理图图3-39 LAB控制信号生成控制信号生成 2021/9/1737信息工程系信息工程系信息工程系信息工程系3.4.2 Cyclone/CycloneII系列器件的结构与原理系列器件的结构与原理图图2-40 快速进位选择链快速进位选择链 2021/9/1738信息工程系信息

14、工程系信息工程系信息工程系3.4 FPGA的结构与工作原理的结构与工作原理 3.4.2 Cyclone/CycloneII系列器件的结构与原理系列器件的结构与原理图图3-41 LUT链和寄存器链的使用链和寄存器链的使用 2021/9/1739信息工程系信息工程系信息工程系信息工程系3.4 FPGA的结构与工作原理的结构与工作原理 3.4.2 Cyclone/CycloneII系列器件的结构与原理系列器件的结构与原理图图3-42 LVDS连接连接 2021/9/1740信息工程系信息工程系信息工程系信息工程系3.5 硬件测试技术硬件测试技术 3.5.1 内部逻辑测试内部逻辑测试图图3-43 边界

15、扫描电路结构边界扫描电路结构 3.5.2 JTAG边界扫描测试边界扫描测试 2021/9/1741信息工程系信息工程系信息工程系信息工程系3.5 硬件测试技术硬件测试技术 表表3-1 边界扫描边界扫描IO引脚功能引脚功能 3.5.2 JTAG边界扫描测试边界扫描测试 引引 脚脚描描 述述功功 能能TDI测试数据输入测试数据输入(Test Data Input)测试指令和编程数据的串行输入引脚。数据在测试指令和编程数据的串行输入引脚。数据在TCK的上升沿移入。的上升沿移入。TDO测试数据输出测试数据输出(Test Data Output)测测试试指指令令和和编编程程数数据据的的串串行行输输出出引

16、引脚脚，数数据据在在TCK的的下下降降沿沿移移出出。如果数据没有被移出时，该引脚处于高阻态。如果数据没有被移出时，该引脚处于高阻态。TMS测试模式选择测试模式选择(Test Mode Select)控控制制信信号号输输入入引引脚脚，负负责责TAP控控制制器器的的转转换换。TMS必必须须在在TCK的的上升沿到来之前稳定。上升沿到来之前稳定。TCK测试时钟输入测试时钟输入(Test Clock Input)时时钟钟输输入入到到BST电电路路，一一些些操操作作发发生生在在上上升升沿沿，而而另另一一些些发发生生在在下降沿。下降沿。TRST测试复位输入测试复位输入(Test Reset Input)低低

17、电电平平有有效效，异异步步复复位位边边界界扫扫描描电电路路(在在IEEE规规范范中中，该该引引脚脚可可选选)。2021/9/1742信息工程系信息工程系信息工程系信息工程系3.5 硬件测试技术硬件测试技术 图图3-44 边界扫描数据移位方式边界扫描数据移位方式 3.5.2 JTAG边界扫描测试边界扫描测试 2021/9/1743信息工程系信息工程系信息工程系信息工程系3.5.2 JTAG边界扫描测试边界扫描测试 图图3-45 JTAG BST系统系统内部结构内部结构 2021/9/1744信息工程系信息工程系信息工程系信息工程系3.5.2 JTAG边界扫描测试边界扫描测试 图图3-46 JTA

18、G BST系统与与系统与与FPGA器件器件关联结构图关联结构图 2021/9/1745信息工程系信息工程系信息工程系信息工程系3.5 硬件测试技术硬件测试技术 图图3-47 JTAG BST选择命令模式时序选择命令模式时序 3.5.2 JTAG边界扫描测试边界扫描测试 3.5.3 嵌入式逻辑分析仪嵌入式逻辑分析仪 2021/9/1746信息工程系信息工程系信息工程系信息工程系3.6 FPGA/CPLD产品概述产品概述 3.6.1 Lattice公司公司CPLD器件系列器件系列 1.ispLSI器件系列器件系列 ispLSI1000E系列系列 ispLSI2000E/2000VL/200VE系列

19、系列 ispLSI 8000/8000V系列系列 ispLSI5000V系列系列 2.ispMACH4000系列系列 3.Lattice EC&ECP系列系列 IspMACH 4000Z、ispMACH 4000V、ispMACH 4000Z 2021/9/1747信息工程系信息工程系信息工程系信息工程系3.6 FPGA/CPLD产品概述产品概述 3.6.2 Xilinx公司的公司的FPGA和和CPLD器件系列器件系列 2.Spartan&Spartan-3&Spartan 3E器件系列器件系列 5.Xilinx的的IP核核 1.Virtex-4系列系列FPGA Virtex-4 LX Vir

20、tex-4 SX Virtex-4 FX 3.XC9500&XC9500XL系列系列CPLD 4.Xilinx FPGA配置器件配置器件SPROM 2021/9/1748信息工程系信息工程系信息工程系信息工程系3.6 FPGA/CPLD产品概述产品概述 3.6.3 Altera公司公司FPGA和和CPLD器件系列器件系列 1.Stratix II 系列系列FPGA 5.MAX系列系列CPLD 3.ACEX系列系列FPGA 4.FLEX系列系列FPGA 2.Stratix系列系列FPGA 6.Cyclone系列系列FPGA低成本低成本FPGA 7.Cyclone II系列系列FPGA 8.MAX

21、 II系列器件系列器件 9.Altera宏功能块及宏功能块及IP核核 2021/9/1749信息工程系信息工程系信息工程系信息工程系3.6 FPGA/CPLD产品概述产品概述 3.6.4 Actel公司的公司的FPGA器件器件 3.6.5 Altera公司的公司的FPGA配置方式与配置器件配置方式与配置器件 器器 件件功能描述功能描述封装形式封装形式EPC216956801位，位，3.3/5V供电供电20脚脚PLCC、32 脚脚 TQFPEPC110464961位，位，3.3/5V供电供电8脚脚PDIP、20脚脚PLCCEPC1441440 8001位，位，3.3/5V供电供电8脚脚PDIP、

22、20脚脚PLCC表表3-2 Altera FPGA常用配置器件常用配置器件 2021/9/1750信息工程系信息工程系信息工程系信息工程系3.7 编程与配置编程与配置 表表3-3 图图3-48接口各引脚信号名称接口各引脚信号名称 编程工艺编程工艺编程工艺编程工艺 基于电可擦除存储单元的基于电可擦除存储单元的EEPROM或或Flash技术技术 基于基于SRAM查找表的编程单元查找表的编程单元 基于反熔丝编程单元基于反熔丝编程单元 引脚引脚12345678910PS模式模式DCKGNDCONF_DONEVCCnCONFIG-nSTATUS-DATA0GNDJATG模式模式TCKGNDTDOVCCT

23、MS-TDIGND2021/9/1751信息工程系信息工程系信息工程系信息工程系3.7 编程与配置编程与配置 3.7.1 JTAG方式的在系统编程方式的在系统编程 表表3-3 图图3-48接口各引脚信号名称接口各引脚信号名称 2021/9/1752信息工程系信息工程系信息工程系信息工程系3.7 编程与配置编程与配置 3.7.1 JTAG方式的在系统编程方式的在系统编程 图图3-49 多多CPLD芯片芯片ISP编程连接方式编程连接方式 2021/9/1753信息工程系信息工程系信息工程系信息工程系3.7 编程与配置编程与配置 3.7.2 使用使用PC并行口配置并行口配置FPGA 图图3-50 P

24、S模式的模式的FPGA配置时序配置时序 2021/9/1754信息工程系信息工程系信息工程系信息工程系3.7 编程与配置编程与配置 3.7.3 FPGA专用配置器件专用配置器件 图图3-51 EPCS器件配置器件配置FPGA的电路原理图的电路原理图 2021/9/1755信息工程系信息工程系信息工程系信息工程系3.7 编程与配置编程与配置 3.7.4 使用单片机配置使用单片机配置FPGA 图图3-52 用用89C52进行配置进行配置 2021/9/1756信息工程系信息工程系信息工程系信息工程系3.7 编程与配置编程与配置 3.7.5 使用使用CPLD配置配置FPGA 使用单片机配置的缺点：使用单片机配置的缺点：1、速度慢，不适用于大规模、速度慢，不适用于大规模FPGA和高可靠应用；和高可靠应用；2、容量小，单片机引脚少，不适合接大的、容量小，单片机引脚少，不适合接大的ROM以以存储较大的配置文件；存储较大的配置文件；3、体积大，成本和功耗都不利于相关的设计。、体积大，成本和功耗都不利于相关的设计。2021/9/1757