现代电子系统设计习题解答.doc

《现代电子系统设计习题解答.doc》由会员分享，可在线阅读，更多相关《现代电子系统设计习题解答.doc（7页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第3章 习题解答1可编程逻辑器件是如何分类的？答：PLD的种类繁多，各生产厂家命名各不相同，一般可按以下几种方法进行分类。1) 按集成度来区分(1) 简单PLD，逻辑门数500门以下，包括PROM、PLA、PAL和GAL等器件。(2) 复杂PLD，芯片集成度高，逻辑门数500门以上，或以GAL22V10作参照，集成度大于GAL22V10，包括EPLD、CPLD、FPGA等器件。2) 从编程结构来区分(1) 乘积项结构PLD，包括PROM、PLA、PAL、GAL、EPLD和CPLD等器件。(2) 查找表结构PLD，FPGA属此类器件。3) 从互连结构来分(1) 确定型PLD。确定型PLD提供的互

2、连结构，每次用相同的互连线布线，其时间特性可以确定预知(如由数据手册查出)，是固定的，如CPLD。(2) 统计型PLD。统计型结构是指设计系统时，其时间特性是不可以预知的，每次执行相同的功能时，却有不同的布线模式，因而无法预知线路的延时，如Xilinx公司的FPGA器件。4) 从编程工艺来区分(1) 熔丝型PLD。如早期的PROM器件，编程过程就是根据设计的熔丝图文件来烧断对应的熔丝，获得所需的电路。(2) 反熔丝型PLD。如OTP型FPGA器件，其编程过程与熔丝型PLD相类似，但结果相反，在编程处击穿漏层使两点之间导通，而不是断开。OTP是一次可编程(OneTime Programming)

3、的英文缩写，以上两类都是OTP器件。(3)EPROM型PLD。EPROM是可擦可编程只读存储器(ErasablePROM)的英文缩写，EPROM型PLD采用紫外线擦除，电可编程，但编程电压一般较高，编程后，下次编程前要用紫外线擦除上次编程内容。在制造EPROM型PLD时，如果不留用于紫外线擦除的石英窗口，也就成了OTP器件。(4)EEPROM型PLD。EEPROM是电可擦可编程只读存储器(Electrically Erasable PROM)的英文缩写，与EPROM型PLD相比，不用紫外线擦除，可直接用电擦除，使用更方便，GAL器件和大部分EPLD，CPLD器件都是EEPROM型PLD。(5)

4、SRAM型PLD。SRAM是静态随机存储器(Static Radom Access Memory)的英文缩写，可方便快速地编程(也称配置)，但掉电后，其内容即丢失，再次上电需要重新配置，或加掉电保护装置以防掉电，大部分FPGA器件都是SRAM型PLD。2可编程逻辑器件有哪些主要特点？答：可编程逻辑器件有两大主要特点：其一是由用户通过软件进行配置和编程，从而完成某种特定的功能，且可以反复擦写；其二在修改和升级PLD时，不需额外地改变PCB，只是在计算机上修改和更新程序，使硬件设工作成为软件开发工作，缩短了系统设计的周期，提高了实现的灵活性并降低了成本。3生产可编程逻辑器件的厂商有哪些？答：可编程

5、逻辑器件生产商主要为Altera和Xilinx两家公司，它们引领着FPGA的发展潮流，主导着FPGA的发展方向。另外几家颇具竞争力的可编程逻辑器件供应商分别是Lattice、Actel、Atmel、AMD、AT&T、Cypress、Intel、Motorola、Quicklogic、TI等。4可编程逻辑器件的发展趋势是什么？答：可编程逻辑器件的发展趋势如下。(1) 向大容量、低电压、低功耗方向发展。(2) 向系统级高密度方向发展。(3) 向高速可预测延时方向发展。(4) 向数模/混合可编程方向发展。(5) 向多功能、嵌入式模块方向发展。(6) 向SOPC方向发展。5常用可编程逻辑器件有哪些？答

6、：Altera是最大可编程逻辑器件供应商之一，主要产品有MAX3000/7000、FLEX10K、APEX20K、ACEX1K、Cyclone、Stratix等Xilinx的产品种类较全，主要有XC 9500/4000、Spartan、Coolrunner(XPLA3)、Virtex等。相应的开发软件为Foundition和ISE。Lattice是ISP技术的发明者，与Altera和Xilinx相比，其开发工具比Altera 和Xilinx 略逊一筹，其中小规模PLD比较有特色，不过其大规模PLD、FPGA 的竞争力还不够强。主要产品有ispLSI 2000/5000/8000、MACH 4/

7、5、ispMACH 4000等。ACTEL是反熔丝PLD的领导者，由于反熔丝PLD抗辐射，耐高低温，功耗低，速度快，所以在军品和宇航级产品上有较大优势。主要产品有IGLOO、ProASIC、Axcelerator等。6ACTEL的可编程逻辑器件有什么特点？答：ACTEL主要生产反熔丝PLD，反熔丝PLD具有抗辐射，耐高低温，功耗低，速度快等特点。7什么是Nios？Nios处理器有哪些特性？ 答：Nios是一个用户可配置的通用RISC嵌入式处理器。Nios处理器的特性如下:(1) 提高系统的性能。(2) 提供更低的系统成本。 (3) 对产品的生命周期有巨大优势。 (4) 配有功能强大、易用的开发

8、工具。 (5) 使用完全功能的开发包。8有人说“Nios是一个用户可配置的通用RISC嵌入式处理器”，这句话对吗？答：对。9ModelSim有哪些主要特点？答：ModelSim的主要特点：RTL和门级优化，本地编译结构，编译仿真速度快，跨平台跨版本仿真；单内核VHDL和Verilog混合仿真；源代码模板和助手，项目管理；集成了性能分析、波形比较、代码覆盖、数据流ChaseX、Signal Spy、虚拟对象Virtual Object、Memory窗口、Assertion窗口、源码窗口显示信号值、信号条件断点等众多调试功能；C和Tcl/Tk接口，C调试；对SystemC的直接支持，和HDL任意混

9、合；支持SystemVerilog的设计功能；对系统级描述语言的最全面支持；ASIC Sign off。10Xilinx的开发工具有哪些?答：Xilinx的开发工具有ISE、Foundation、ISE Webpack等，其中ISE是Xilinx公司的集成开发的工具，是 Xilinx公司早期的开发工具，逐步被ISE取代，ISE Webpack是xilinx提供的免费开发软件，功能比ISE少一些。 11USB控制芯片FT245的功能有哪些？答：FT245功能特性如下。 用于并行FIFO双向数据传输接口的USB独立芯片。 完整的USB协议处理芯片，不需具体的USB固件编程。 基于4-wire握手连

10、接，面向MCU/PLD/FPGA逻辑的简单接口。 数据传输速率达1MB/s(D2XX Direct Drivers)。 数据传输速率达300KB/s(VCP Drivers)。256B的接收缓冲和128B的发送缓冲，利用缓冲平滑技术，实现较高的数据吞吐量。FTDI的免版税VCP和D2XX驱动避免了大多数情况下的USB驱动程序开发。 新型USB FTDI芯片ID识别功能。FIFO接收发送缓冲区，实现较高数据吞吐量。 可调接收缓冲区超时。 同步和异步的位响应模式接口选项，并通过RD#和WR#实现选通，可允许该数据总线充当通用I/O口。 FT245集成了1024bit的内部EEPROM，用于存储US

11、B VID，、PID，、序列号和产品描述字符串。 FT245器件提供可预编程的唯一USB序列号。 通过PWREN#引脚和唤醒引脚功能，可支持USB挂起/唤醒。 内置事件字符支持。 FT245支持总线供电、自我供电和高功率总线供电等USB配置。 集成3.3V电平转换器，用于USB I/O。 在FIFO接口和控制引脚集成电平转换器，使接口支持51.8V逻辑。 真正5V/3.3V/2.8V/1.8V CMOS驱动输出和TTL输入。 高I/O引脚输出驱动选项。 FT245集成USB电阻。 FT245集成加电复位电路。 FT245集成时钟，不需外部晶振。 FT245集成AVCC电源滤波，无须单独的AVC

12、C引脚和外部R-C滤波。 SB批量传输模式。 FT245采用3.35.25V独立工作电源。 低操作电流，低USB挂起电流。 低USB带宽占用 。 兼容UHCI/OHCI/EHCI主机控制器。 兼容USB 2.0全速运行。12FT245在设计读数据的时序时要考虑哪些问题？答：在逻辑设计中FT245读数据的时序时要特别注意的是T1和T3， T1是RD有效的脉冲宽度，它的最小值是50ns，也就是说，用CPLD产生的读信号RD，必须至少保持50ns的低电平，如果低于这个时间，读周期就可能出现问题。T3是从RD有效到数据有效的时间，在RD变为0的50ns以后，数据总线上输出的数据才是稳定的，这一点在设计

13、读数据的时序时必须考虑。13MAX3378的主要作用是什么？答：Maxim公司的MAX3378芯片有4个I/O通道，两个基准电压输入引脚VCC(1.25.5V)和VL(1.655.5V)。通过向这2个引脚提供不同的基准电压，实现VCC电压和VL电压的双向转换。此外，还提供一个输入引脚THREE-STATE，低电平有效时，MAX3378停止电压转换；输入“1”时，MAX3378正常工作。14如何在Quartus中查看模拟波形？ 答：在Quartus中后缀名为vwf文件的波形仿真界面上选中想要观察的的输出波形上点击右键，选择display format./analog waveform，合理设置参

14、数后就可以查看模拟输出波形了。15画出与下例实体对应的原理图符号。(1) ENTITY dcrs IS PORT (clk,reset: IN STD_LOGIC; p:OUT STD_LOGIC_VECTOR (7 DOWNTO 0);(2)ENTITY MUX71a IS PORT (sel: IN STD_LOGIC_VECTOR (2 DOWNTO 0); d0,d1,d2,d3,d4,d5,d6: IN STD_LOGIC_VECTOR(6 DOWNTO 0); p: OUT STD_LOGIC_VECTOR(7 DOWNTO 0);(3)ENTITY square IS PORT

15、(clk,reset: IN STD_LOGIC; p:OUT INTEGER RANGE 0 TO 255); 答：（1）（2）（3）16在图3.19中，若时钟频率为1000kHz，请计算输出信号的频率是多少。答：3.9 kHz。17什么是SOPC？什么是SOC？二者有什么关系？SOPC技术主要应用于哪几个方向？答：SOPC（System-on-a-Programmable-Chip）即可编程片上系统，也就是用可编程逻辑技术把整个系统集成在一块芯片片上，SOC（System-on-Chip）是片上系统。SOPC）是一种特殊的嵌入式系统，首先它是片上系统（SOC），即由单个芯片完成整个系统的主

16、要逻辑功能；其次，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。SOPC可将处理器、存储器、外设接口和多层次用户电路等系统设计需要的功能模块集成到一块芯片上，因其灵活、高效、设计可重用特性，已经成为集成电路未来的发展方向，广泛应用到汽车、军事、航空航天、广播、测试和测量、消费类电子、无线通信、医疗、有线通信等领域。18DSP Builder的主要作用是什么？有人说“Altera DSP Builder将The MathWorks MATLAB和Simulink系统级设计工具的算法开发、仿真和验证功能与VHDL综合、仿真和Altera开发工具整合在一

17、起，实现了这些工具的集成”，这种说法对吗？答：DSP Builder是Altera可编程逻辑器件中的DSP系统设计需要高级算法和HDL开发工具，也是一个系统级（或算法级）设计工具，它构架在多个软件工具之上，并把系统级和RTL级两个设计领域的设计工具连接起来，最大程度地发挥了两种工具的优势。DSP Builder依赖于Math Works公司的数学分析工具Matlab/Simulink，以Simulink的Blockset出现，可以在Simulink中进行图形化设计和仿真，同时又通过Signal Compiler可以把Matlab/Simulink的设计文件（.mdl）转成相应的硬件描述语言VH

18、DL设计文件（.vhd）,以及用于控制综合与编译的TCL脚本。而对后者的处理可以由FPGA/CPLD开发工具Quartus II来完成。DSP Builder设计流程。这种说法是正确的。19若要在GW48-CK实验开发系统上实现DDS信号输出，有哪几种电路模式可供选择？为什么？答：模式5可用，因为要用到D/A模块。20在FPGA开发里经常用到查表，查表的数据一般是放在ROM里的，而ROM里的数据一般都是从mif文件里导入的，除了采用MATLAB生成mif文件外，还可以采用C语言，先用C语言生成一个正弦波的波形(256点)，然后将生成的.c文件的扩展名改成.mif就可以了，请参考下列程序生成一个

19、256点正弦波的mif文件。#includestdio.h#includemath.h#define N 256void main()FILE *fp;double y;int n;if(fp=fopen(sindata.c,w)=NULL) printf(cannot open this filen); exit(0); fprintf(fp,WIDTH=8;n); fprintf(fp,DEPTH=256;n); fprintf(fp,ADDRESS_RADIX=DEC;n); fprintf(fp,DATA_RADIX=DEC;n); fprintf(fp,CONTENT BEGINn); for(n=0;n=N-1;n+) y=127.5+127.5*sin(n*3./128); if(fmod(n,8)=0) fprintf(fp,n); fprintf(fp,%4d:%4.0f;,n,y); fprintf(fp,nEND;); fclose(fp);答：略