边界扫描测试技术精选文档.ppt

《边界扫描测试技术精选文档.ppt》由会员分享，可在线阅读，更多相关《边界扫描测试技术精选文档.ppt（20页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、边界扫描测试技术课件1本讲稿第一页，共二十页边边界界扫扫描描技技术术是是一一种种应应用用于于数数字字集集成成电电路路器器件件的的测测试试性性结结构构设设计计方方法法。所所谓谓“边边界界”是是指指测测试试电电路路被被设设置置在在IC器器件件逻逻辑辑功功能能电电路路的的四四周周，位位于于靠靠近近器器件件输输入入、输输出出引引脚脚的的边边界界处处。所所谓谓“扫扫描描”是是指指连连接接器器件件各各输输入入、输输出出引引脚脚的的测测试试电电路路实实际际上上是是一一组组串串行行移移位位寄寄存存器器，这这种种串串行行移移位位寄寄存存器器被被叫叫做做“扫扫描描路路径径”，沿沿着着这这条条路路径径可可输输入入由

2、由“0”和和“1”组组成成的的各各种种编编码码，对对电电路路进进行行“扫扫描描”式式检检测测，从从输输出出结结果果判判断断其是否正确。其是否正确。8.2 边界扫描技术的含义边界扫描技术的含义2本讲稿第二页，共二十页在在正正常常工工作作状状态态：输输入入和和输输出出数数据据可可以以自自由由通通过过每每个个BSC，正正常常工工作作数数据据从从NDI进进，从从NDO出出。在在测测试试状状态态，可可以以选选择择数数据据流流动动的的通通道道：对对于于输输入入的的IC管管脚脚，可可以以选选择择从从NDI或或从从TDI输输入入数数据据；对对于于输输出出的的IC管管脚脚，可可以以选择从选择从BSC输出数据至输

3、出数据至NDO，也可以选择从，也可以选择从BSC输出数据至输出数据至TDO。8.3 BST方法方法边边界界扫扫描描测测试试是是通通过过在在芯芯片片的的每每个个I/O引引脚脚附附加加一一个个边边界界扫扫描描单单元元(BSCBoundray Scan Cell)以以及及一一些些附附加加的的测测试试控控制制逻逻辑辑实实现现的的。BSC主主要要是是由由一一些些寄寄存存器器组组成成的的。每每个个BSC有有两两个个数数据据通通道道：测测试试数数据据通通道道和和正常数据通道。正常数据通道。边界扫描单元边界扫描单元BSC的连接图的连接图核心核心逻辑逻辑3本讲稿第三页，共二十页边边界界扫扫描描单单元元能能够够迫

4、迫使使逻逻辑辑追追踪踪引引脚脚信信号号，也也能能从从引引脚脚或或器器件件核核心心逻逻辑辑信信号号中中捕捕获获数数据据。强强行行加加入入的的测测试试数数据据串串行行地地移移入入边边界扫描单元，捕获的数据串行移出。界扫描单元，捕获的数据串行移出。边界扫描单元边界扫描单元BSC的连接图的连接图核心核心逻辑逻辑4本讲稿第四页，共二十页为为了了测测试试两两个个JTAG设设备备的的连连接接，首首先先将将JTAG设设备备1的的某某个个输输出出测测试试脚脚的的BSC置置为为高高或或低低电电平平，输输出出至至NDO，然然后后让让JTAG设设备备2的的输输入入测测试试脚脚来来捕捕获获从从管管脚脚输输入入的的NDI

5、值值，再再通通过过测测试试数数据据通通道道将将捕捕获获到到的的数数据据输输出至出至TDO，对比测试结果即可快速准确地判断这两脚是否连接可靠。，对比测试结果即可快速准确地判断这两脚是否连接可靠。边界扫描测试应用示意图边界扫描测试应用示意图5本讲稿第五页，共二十页BST的的核核心心思思想想是是在在芯芯片片管管脚脚和和芯芯片片内内部部逻逻辑辑之之间间，即即紧紧挨挨元元件件的的每每个个输输入入、输输出出引引脚脚处处增增加加移移位位寄寄存存器器组组，在在测测试试模模式式下下，寄寄存存器器单单元元在在相相应应的的指指令令作作用用下下，控控制制输输出出引引脚脚的的状状态态，读读入入输输入入引引脚脚的状态，从

6、而允许用户对的状态，从而允许用户对PCB上的互连进行测试。上的互连进行测试。8.4 BST电路结构电路结构 l指令寄存器指令寄存器(包括译码器包括译码器)l数据寄存器数据寄存器l测试访问端口测试访问端口(TAP)控制器控制器 TAPTest Access Port6本讲稿第六页，共二十页引脚名 称功 能TDI测试数据输入指令和测试编程数据的串行输入引脚。数据在TCK的上升沿移入。TDO测试数据输出指令和测试编程数据的串行输出引脚，数据在TCK的下降沿移出。如果数据没有正在移出，该引脚处于三态。TMS测试模式选择该输入引脚是一个控制信号，它决定TAP控制器的转换。TMS必须在TCK的上升沿之前建

7、立，在用户状态下TMS应是高电平。TCK测试时钟输入时钟输入到BST电路，一些操作发生在上升沿，而另一些发生在下降沿。TRST测试复位输入 低电平有效，用于初始化或复位BST电路。BST电路一般采用电路一般采用4线测试接口，若测试信号中有复位信号，则线测试接口，若测试信号中有复位信号，则采用采用5线测试接口。这线测试接口。这5个信号的引脚名称及含义如下表。个信号的引脚名称及含义如下表。7本讲稿第七页，共二十页（1）指令寄存器）指令寄存器8.4.1 BST寄存器单元寄存器单元（2）旁路寄存器）旁路寄存器（3）边界扫描寄存器）边界扫描寄存器 用来决定是否进行扫描测试和访问数据寄存器操作。用来决定是

8、否进行扫描测试和访问数据寄存器操作。旁旁路路寄寄存存器器只只有有1位位，它它提提供供了了一一条条从从TDI到到TDO之之间间的的最最短短通通道道。当当选选择择了了旁旁路路寄寄存存器器，实实际际上上没没有有执执行行边边界界扫扫描描测测试试，它它的的作作用用是是为为了了缩缩短短扫扫描描路路径径，将将不不需需要要测测试试的的数数据据寄寄存存器器旁旁路路掉掉，以以减减少少不不必要的扫描时间。必要的扫描时间。边边界界扫扫描描寄寄存存器器由由大大量量置置于于集集成成电电路路输输入入输输出出引引脚脚附附近近的的边边界界扫扫描描单单元元组组成成。边边界界扫扫描描单单元元首首尾尾相相连连构构成成一一个个串串行行

9、移移位位寄寄存存器器链链，它它使使用用TDI引引脚脚作作为为输输入入，TDO引引脚脚作作为为输输出出。在在测测试试时时钟钟TCK的的作作用用下下，从从TDI加加入入的的数数据据可可以以在在边边界界扫扫描描寄寄存存器器中中进进行行移移动动扫扫描描。设设计计人人员员可可用用边边界界扫扫描描寄寄存存器器来来测测试试外外部部引引脚脚的的连连接接，或或是是在在器器件件运运行行时时捕获内部数据。捕获内部数据。8本讲稿第八页，共二十页8.4.2 TAP控制器控制器 TAP控制器是边界扫描测试的核心，它是一个具有控制器是边界扫描测试的核心，它是一个具有16个状态的状态个状态的状态机。在机。在TCK的上升沿，的

10、上升沿，TAP控制器利用控制器利用TMS引脚控制器件中的边界扫引脚控制器件中的边界扫描操作，可以选择使用指令寄存器扫描或数据寄存器扫描，以及控制边描操作，可以选择使用指令寄存器扫描或数据寄存器扫描，以及控制边界扫描测试进行状态转换。界扫描测试进行状态转换。TAP控制器的状态图如下。控制器的状态图如下。9本讲稿第九页，共二十页数据寄存器分支数据寄存器分支指令寄存器分支指令寄存器分支六六个个稳稳定定状状态态测试逻辑复位测试逻辑复位测试运行测试运行/等待等待数据寄存器移位数据寄存器移位数据寄存器数据寄存器移位暂停移位暂停指令寄存器移位指令寄存器移位指令寄存器指令寄存器移位暂停移位暂停10本讲稿第十页

11、，共二十页若若要要进进行行边边界界扫扫描描测测试试，可可以以在在TMS与与TCK的的配配合合控控制制下下退退出出复位，进入边界扫描测试所需的各个状态。复位，进入边界扫描测试所需的各个状态。在在TMS和和TCK的的控控制制下下，TAP控控制制器器跳跳出出测测试试逻逻辑辑复复位位状状态态，从从选选择择数数据据寄寄存存器器扫扫描描(Select-DR-Scan)或或选选择择指指令令寄寄存存器器扫扫描描(Select-IR-Scan)进进入入扫扫描描测测试试的的各各个个状状态态。数数据据寄寄存存器器扫扫描描和和指指令令寄存器扫描两个模块的功能类似。寄存器扫描两个模块的功能类似。在在上上电电或或IC正正

12、常常运运行行时时，必必须须使使TMS最最少少持持续续5个个TCK周周期期保保持持为为高高电电平平，或或者者TRST引引脚脚保保持持低低电电平平，TAP才才能能进进入入测测试试逻逻辑辑复复位位状状态态。这这时时，TAP发发出出复复位位信信号号使使所所有有的的测测试试逻逻辑辑不不影影响响元元件件的的正常运行。正常运行。（1）进入复位状态）进入复位状态（2）进入边界扫描测试状态）进入边界扫描测试状态11本讲稿第十一页，共二十页进进入入每每个个模模块块的的第第一一步步是是捕捕捉捉数数据据，对对于于数数据据寄寄存存器器，在在捕捕捉捉状状态态把把数数据据并并行行加加载载到到相相应应的的串串行行数数据据通通

13、道道中中；对对指指令令寄寄存存器器则则是是把把指指令令信信息息捕捕捉捉到到指令寄存器中。指令寄存器中。TAP控控制制器器从从捕捕捉捉状状态态既既可可进进入入移移位位状状态态，也也可可进进入入跳跳出出1状状态态。通通常常，捕捕捉捉状状态态后后紧紧跟跟移位状态，数据在寄存器中移位。移位状态，数据在寄存器中移位。在在移移位位状状态态之之后后，TAP控控制制器器通通过过跳跳出出1状状态态可可进进入入更更新状态，也可进入暂停状态。新状态，也可进入暂停状态。12本讲稿第十二页，共二十页 从从暂暂停停状状态态出出来来，通通过过跳跳出出2状状态态可可以以再再次次进进入入移移位位状状态态，或或者者经经过过更更新

14、新状状态态回回到到运运行行测测试试/等待状态。等待状态。在在暂暂停停状状态态，数数据据移移位位暂暂时时终终止止，可可以以对对数数据据寄寄存存器器或或指指令令寄寄存存器重新加载测试向量。器重新加载测试向量。在在更更新新状状态态，移移入入扫描通道的数据被输出。扫描通道的数据被输出。13本讲稿第十三页，共二十页8.5 BST操作控制操作控制 指令模式指令模式:抽样抽样/预加载预加载(SAMPLE/PRELOAD)外测试外测试(EXTEST)旁旁 路路（BYPASS)用户码用户码(UESCODE)ID 码码(IDCODE)模 式指 令(FLEX10K)说 明抽样/预加载0001010101器件正常工作

15、时允许“快拍”待捕获和待考察的引脚信号。外测试0000000000在输出引脚外加测试样本，在输入引脚捕获测试结果，以测试外电路和板级互连。旁 路1111111111在TDI和TDO之间放一旁路寄存器，允许BST数据在器件正常工作时同步通过所选器件，传输到相邻的器件。用户码0000000111选择UESCODE寄存器放置在TDI和 TDO之 间，允 许UESCODE串行移到TDO。ID 码0000000110选择UESCODE寄存器放置在TDI和 TDO之 间，允 许UESCODE串行移到TDO。14本讲稿第十四页，共二十页8.5 BST操作控制操作控制 为为了了启启动动BST操操作作，必必须须

16、选选择择指指令令模模式式。方方法法是是使使TAP控控制制器器向向前前移移位位到到指指令令寄寄存存器器移移位位(SHIFT_IR)状状态态，然然后后由由时时钟钟控控制制TDI引引脚脚上上相相应应的的指指令令码码。从从RESET状状态态开开始始，TMS(测测试试模模式式选选择择引引脚脚)受受时时钟钟作作用用，使使TAP控控制制器器运运行行前前进进到到SHIFT-IR状状态态。具具有有代代码码01100在在SHIFT-IR状状态态期期间间，指指令令码码在在TCK的的上上升升沿沿时时刻刻通通过过TDI引引脚脚上上的的移移位位数数据据送送入入。同同时时，只只要要SHIFT-IR状状态态有有效效，TDO引

17、引脚脚就就会会不不断断地地向向外外移移出出指指令令寄寄存存器器的的内内容容；而而只只要要TMS维维持持在在低低电电平平，TAP控制器就保持在控制器就保持在SHIFT-IR状态。状态。当当指指令令码码正正确确地地进进入入之之后后，TAP控控制制器器继继续续向向前前运运行行，以以抽抽样样/预预加载、外测试、旁路加载、外测试、旁路三种模式之一进行测试数据的串行移位。三种模式之一进行测试数据的串行移位。15本讲稿第十五页，共二十页l 指令模式指令模式 选择过程选择过程16本讲稿第十六页，共二十页（1）抽样）抽样/预加载指令模式预加载指令模式 抽抽样样/预预加加载载指指令令模模式式允允许许在在不不中中断

18、断器器件件正正常常工工作作的的情情况况下下获获得得器器件件的的“快拍快拍”数据。该模式有以下三个阶段：数据。该模式有以下三个阶段：l 捕获阶段：数据被装入捕获寄存器捕获阶段：数据被装入捕获寄存器移位寄存器波形移位寄存器波形l 移位阶段：时钟控制数据通过环绕器件周边的捕获寄存器，移位阶段：时钟控制数据通过环绕器件周边的捕获寄存器，而后从而后从TDO引脚输出。新的测试数据同时被移入引脚输出。新的测试数据同时被移入 到捕获寄存器。到捕获寄存器。l 更新阶段：在时钟的控制下，数据从捕获寄存器传送到更新更新阶段：在时钟的控制下，数据从捕获寄存器传送到更新 寄存器，存储在更新寄存器中的数据可供外测试寄存器

19、，存储在更新寄存器中的数据可供外测试 指令模式使用。指令模式使用。17本讲稿第十七页，共二十页（1）抽样）抽样/预加载指令模式预加载指令模式移位寄存器波形移位寄存器波形抽抽样样/预预加加载载指指令令码码通通过过TDI引引脚脚移移入入，TAP控控制制器器向向前前移移到到CAPTURE-DR状状态态，然然后后进进入入SHIFT-DR状状态态，如如果果TMS维维持持在在低低电电平平，则则TAP控控制制器器始始终终保保持持在在该该状状态态。从从TDO引引脚脚移移出出的的数数据据由由在在捕捕获获阶阶段段之之后后存存于于捕捕获获寄寄存存器器的的数数据据组组成成。移移入入TDI引引脚脚的的新新测测试试数数据

20、据在在时时钟钟的的控控制制下下通通过过整整个个边边界界扫扫描描寄寄存存器器之之后后，出出现现在在TDO引脚上。引脚上。如如果果在在两两个个相相邻邻的的TCK周周期期，TMS引引脚脚保保持持高高电电平平，TAP控控制制器优先进入器优先进入UPDATE-DR状态。状态。18本讲稿第十八页，共二十页外外测测试试用用来来校校验验器器件件之之间间的的引引脚脚连连接接。此此时时边边界界扫扫描描寄寄存存器器把把IC的的内内部部逻逻辑辑与与被被测测板板上上其其它它元元件件隔隔离离开开来来。在在EXTEST指指令令下下，给给每每个个IO端端赋赋一一个个已已知知逻逻辑辑的的高高或或低低电电平平，用用于于测测试试电

21、电路路板板上上各各IC芯芯片片间间连连线线以以及及板板级级互互连连的的故故障障，包包括括断断路路故故障障和和短路故障。短路故障。（2）外测试指令模式外测试指令模式19本讲稿第十九页，共二十页图图中中的的3块块芯芯片片受受相相同同的的TCK和和TMS控控制制，各各芯芯片片的的TDO输输出出端端连连接接到到下下一一器器件件的的TDI输输入入端端，构构成成了了一一条条移移位位寄寄存存器器链链。测测试试向向量量从从IC1的的TDI输输入入，通通过过边边界界扫扫描描路路径径加加到到每每个个芯芯片片的的输输出出引引脚脚寄寄存存器器，而而输入引脚寄存器则接收响应向量。输入引脚寄存器则接收响应向量。IC2的的B脚脚接接收收IC1的的A脚脚输输出出的的信信号号，正正常常情情况况下下B脚脚的的值值应应该该为为1。但但如如果果AB和和CD线线间间出出现现了了短短路路，则则B脚脚寄寄存存器器接接收收到到的值变成了的值变成了0。IC3的的F引引脚脚寄寄存存器器接接收收IC1的的E脚脚寄寄存存器器信信号号，正正常常情情况况下下F脚脚的的值值应应该该为为1，但但如如果果引引线线EF发发生生了了断断路路，则则从从F脚脚得得到的值不是到的值不是1，而是，而是0。20本讲稿第二十页，共二十页