A12可编程外围接口芯片8255A及其应用.ppt

《A12可编程外围接口芯片8255A及其应用.ppt》由会员分享，可在线阅读，更多相关《A12可编程外围接口芯片8255A及其应用.ppt（78页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第9章 可编程外围接口芯片8255A及其应用9.1概述概述9.28255A的工作原理的工作原理9.38255A的应用举例的应用举例2021/9/2011.1.并行接口并行接口并行通信并行通信:各位数据都是并行传输的，它以字节（或字）为单位与各位数据都是并行传输的，它以字节（或字）为单位与I/OI/O设备或被控对象进行数据交换。设备或被控对象进行数据交换。并行通信由并行接口来完成并行通信由并行接口来完成,并行接口是连接并行接口是连接CPUCPU与并行与并行外设的通道。外设的通道。特点：特点：传输速度快；硬件开销大；只适合近距离传输。一个并传输速度快；硬件开销大；只适合近距离传输。一个并行接口中包

2、括状态信息、控制信息和数据信息。行接口中包括状态信息、控制信息和数据信息。9.1概述概述9.1.1 9.1.1 并行通信并行通信2021/9/202状态信息状态信息 表示外设当前所处的工作状态。表示外设当前所处的工作状态。例如：例如：准备好信号表示输入设备已经准备好信息；准备好信号表示输入设备已经准备好信息；忙信号忙信号(BUSY)(BUSY)表示输出设备正在输出信息，等于指示表示输出设备正在输出信息，等于指示CPUCPU要要处于等待状态。处于等待状态。控制信息控制信息 控制信息是由控制信息是由CPUCPU发出的，用于控制外设接口的工作方式以发出的，用于控制外设接口的工作方式以及外设的启动和停

3、机信息等。及外设的启动和停机信息等。2021/9/203数据信息数据信息 CPUCPU与并行外设数据交换的内容。与并行外设数据交换的内容。状态信息、控制信息和数据信息，通常都是通过数据总状态信息、控制信息和数据信息，通常都是通过数据总线传送，这些信息在外设接口中分别存取在不同的端口中。线传送，这些信息在外设接口中分别存取在不同的端口中。对于一个外设接口，常常需要几个端口才能满足和协调外对于一个外设接口，常常需要几个端口才能满足和协调外部设备的工作与要求，图部设备的工作与要求，图10.110.1是一个典型的并行接口与是一个典型的并行接口与CPUCPU、外、外设的连接图。设的连接图。2021/9/

4、204并行接口与并行接口与CPU、外设的连接、外设的连接控制寄存器控制寄存器状态寄存器状态寄存器输入缓冲寄存器输入缓冲寄存器输出缓冲寄存器输出缓冲寄存器CPU总线系统总线系统输输入入设设备备输输出出设设备备数据总线数据总线输出数据准备好输出数据准备好输入数据准备好输入数据准备好中断请求中断请求地地址址译码器译码器复位复位地址总线地址总线AENCSA0A1IORIOW输入数据输入数据输入数据准备好输入数据准备好输入应答输入应答输出数据输出数据输出数据准备好输出数据准备好输出应答输出应答2021/9/2052.2.并行接口的组成并行接口的组成 状态寄存器状态寄存器 状态寄存器用来存放外设的信息，状

5、态寄存器用来存放外设的信息，CPUCPU通过访问这个寄存器通过访问这个寄存器来了解某个外设的状态。来了解某个外设的状态。控制寄存器控制寄存器 并行接口中有一个控制寄存器，并行接口中有一个控制寄存器，CPUCPU对外设的操作命令都寄对外设的操作命令都寄存在控制寄存器中。存在控制寄存器中。数据缓冲寄存器数据缓冲寄存器 在并行接口中还设置了输入缓冲寄存器和输出缓冲寄存器，在并行接口中还设置了输入缓冲寄存器和输出缓冲寄存器，缓冲器是用来暂存数据，缓冲器是用来暂存数据，可以保证输入，输出数据的可靠性可以保证输入，输出数据的可靠性。因为外设与因为外设与CPUCPU交换数据，交换数据，CPUCPU的速度远远

6、高于外设的速度。的速度远远高于外设的速度。2021/9/2063.3.数据输入过程数据输入过程 数据输入过程，指的是外设向数据输入过程，指的是外设向CPUCPU输入数据。输入数据。4.4.数据输出过程数据输出过程 数据输出过程，指的是数据输出过程，指的是CPUCPU向外设输出数据。向外设输出数据。2021/9/207串行通信：串行通信：所谓串行通信是通过一位一位地进行数据传输来实现通信。所谓串行通信是通过一位一位地进行数据传输来实现通信。特点：特点：具有传输线少，成本低等优点，适合远距离传送；缺点是具有传输线少，成本低等优点，适合远距离传送；缺点是速度慢。若并行传送速度慢。若并行传送n n位数

7、据需时间位数据需时间T T，则串行传送的时间最少，则串行传送的时间最少为为nTnT。在实际传输中，是通过在实际传输中，是通过一对导线一对导线传送信息。在传输中每一传送信息。在传输中每一位数据都占据一个固定的时间长度。位数据都占据一个固定的时间长度。1.1.串行接口的组成串行接口的组成 串行接口是通过系统总线和串行接口是通过系统总线和CPUCPU相连，串行接口部件的典型相连，串行接口部件的典型结构如图结构如图10.210.2所示。主要由控制寄存器、状态寄存器、数据输所示。主要由控制寄存器、状态寄存器、数据输入寄存器和数据输出寄存器入寄存器和数据输出寄存器4 4部分组成。部分组成。9.1.2串行通

8、信串行通信2021/9/208串行接口与串行接口与CPU、外设的连接、外设的连接控制寄存器控制寄存器状态寄存器状态寄存器数据输入寄存器数据输入寄存器数据输出寄存器数据输出寄存器CPU总线系统总线系统数据总线数据总线RxRDY地地址址译码器译码器复位复位地址总线地址总线AENIORIOW串行数据输入串行数据输入TxRDY串串入入并并出出并并入入串串出出CSDC/接接收收时时钟钟串行数据输出串行数据输出发发送送时时钟钟MODEM控制控制2021/9/209控制寄存器控制寄存器 控制寄存器用来保存决定接口工作方式的控制信息。控制寄存器用来保存决定接口工作方式的控制信息。状态寄存器状态寄存器 状态寄存

9、器中的每一个状态位都可以用来标识传输过程中状态寄存器中的每一个状态位都可以用来标识传输过程中某一种错误或当前传输状态。某一种错误或当前传输状态。数据寄存器数据寄存器 数据输入寄存器：数据输入寄存器：串行数据一位一位地从传输线进入，串行数据一位一位地从传输线进入，经过串入并出经过串入并出(串行输入并行输出串行输入并行输出)电路的转换，当接收完一个电路的转换，当接收完一个字符之后，数据就从移位寄存器传送到数据输入寄存器，等待字符之后，数据就从移位寄存器传送到数据输入寄存器，等待CPUCPU读取。读取。2021/9/2010数据输出寄存器：数据输出寄存器：CPUCPU输出一个数据时，先送到数据输出输

10、出一个数据时，先送到数据输出缓冲寄存器，然后传到移位寄存器，经过并入串出缓冲寄存器，然后传到移位寄存器，经过并入串出(并行输入串并行输入串行输出行输出)电路的转换一位一位地通过输出传输线送到对方。电路的转换一位一位地通过输出传输线送到对方。2021/9/2011并行接口电路，在并行接口电路，在早期的早期的微机中与串行口、软盘接口、硬微机中与串行口、软盘接口、硬盘接口等都放在一块盘接口等都放在一块多功能接口卡多功能接口卡上，插在微机的扩展槽上使上，插在微机的扩展槽上使用。用。现在现在这部分电路已在微机的主板上由与这部分电路已在微机的主板上由与CPUCPU配套的配套的北桥芯片北桥芯片组来实现其功能

11、组来实现其功能。在在电路设计时采用电路设计时采用专用的专用的接口芯片接口芯片,可编程的接口芯片可编程的接口芯片8255A8255A是完成并行通信的集成电路芯片。是完成并行通信的集成电路芯片。9.28255A的工作原理的工作原理2021/9/20128255内部结构和引脚图内部结构和引脚图(a)8255A内部结构；内部结构；(b)8255A外引脚图外引脚图数数据据总总线线缓冲器缓冲器读写读写控制控制逻辑逻辑B组组控制控制端口端口B(8)端口端口C下半部下半部(4)端口端口C上半部上半部(4)端口端口A(8)A组组控制控制DBRDWRA0A1RESETCSCPU接口接口内部逻辑内部逻辑外部接口外部

12、接口PA7PA0PC7PC4PC3PC0PB7PB08255A12345678910111213141516171819204039383736353433323130292827262524232221PA3PA2PA1PA0RDCSGNDA0A1PC7PC6PC5PC4PC0PC1PC2PC3PB0PB1PB2PA4PA5PA6PA7WRRESETD0D1D2D3D4D5D6D7VCCPB7PB6PB5PB4PB3(a)(b)8位位内部内部数据总线数据总线2021/9/2013可编程并行接口芯片应具有的功能：可编程并行接口芯片应具有的功能：（1 1）具有两个以上的输入具有两个以上的输入/输

13、出数据端口（锁存输出数据端口（锁存/缓冲）；缓冲）；（2 2）每个数据端口有与每个数据端口有与CPUCPU用应答方式交换信息所必须用应答方式交换信息所必须的控制和状态信息；也有与外设交换信息所必须的控制和的控制和状态信息；也有与外设交换信息所必须的控制和状态信息；状态信息；（3 3）通常每个数据端口还具有能用中断方式与通常每个数据端口还具有能用中断方式与CPUCPU交换信交换信息所必须的电路；息所必须的电路；（4 4）具有进行片选和读写控制的电路；具有进行片选和读写控制的电路；（5 5）可编程（由程序来选择数据端口，数据传送方向，可编程（由程序来选择数据端口，数据传送方向，交换信息的方式等）。

14、交换信息的方式等）。2021/9/2014缓冲器数据总线D7D0oooRDWRA0A1RESETCS读/写控制逻辑A口上C口下C口B口PA7PA0PC7PC4PC3PC0PB7PB0内部总线A组控制B组控制外设接口外设接口CPU接口接口内部逻辑内部逻辑一、8255A的结构和功能的结构和功能2021/9/2015端口端口A和端口和端口B可用作可用作8位位数据数据I/O口，端口口，端口C既可作为既可作为8位位I/O口，又可作为两个口，又可作为两个4位位I/O口，口，还常用来配合还常用来配合A口和口和B口工作，口工作，作为控制信号输出、或作为状作为控制信号输出、或作为状态信号输入。态信号输入。(一一

15、)数据端口数据端口8255A内部包含内部包含3个个8位位I/O端口端口A口、口、B口和口和C口，通口，通过外部过外部24根根I/O线与外设交换线与外设交换数据或进行通信联络。其中数据或进行通信联络。其中C口可分为两个口可分为两个4位口使用。位口使用。A口上C口下C口B口PA7PA0PC7PC4PC3PC0PB7PB0内内部部总总线线2021/9/2016(二二)控制逻辑控制逻辑这是两组根据这是两组根据CPU的的编程命令控制编程命令控制8255A工作工作的电路，控制寄存器用来的电路，控制寄存器用来接收接收CPU送来的命令字，送来的命令字，以决定以决定A组、组、B组的工作组的工作方式，或对方式，或

16、对C口的每一个口的每一个位执行位操作。位执行位操作。A组控制B组控制内内部部总总线线2021/9/2017(三三)数据总线缓冲器数据总线缓冲器是双向三态的是双向三态的8位缓冲器位缓冲器,用作用作8255A和系统数据总线的和系统数据总线的接口。接口。1)传送系统对传送系统对8255A的控制字；的控制字；2)传送各端口的传送各端口的输入、输出数据。输入、输出数据。缓冲器数据总线DBoooRDWRA0A1RESETCS读/写控制逻辑内内部部总总线线至数据端口至控制寄存器(四四)读读/写控制逻辑写控制逻辑控制总线的开放与关闭；控制总线的开放与关闭；控制信息传送的路径和方向。控制信息传送的路径和方向。2

17、021/9/2018(五五)端口寻址端口寻址8255A端口选择表端口选择表2021/9/2019(六六)方式选择方式选择8255ABCBDBRDWRD7D0A0A1CSPBPAPC88I/OI/O44PB7PB0PA7PA0PC3PC0 PC7PC4I/OI/O88 I/OI/OPB7PB0PA7PA0PBPAPC控制或I/O控制或I/O88 I/OI/OPB7PB0PA7PA0PBPAPCI/O控制方式方式0：基本输入输出：基本输入输出方式方式1：选通输入输出：选通输入输出方式方式2：双向传送：双向传送2021/9/2020二、二、8255A的控制字的控制字1、方式选择控制字、方式选择控制字

18、8255A有有3种基本的工作方式，在对种基本的工作方式，在对8255A进行初始化编程时，进行初始化编程时，应向控制寄存器写入方式选择控制字，以规定各端口的工作方式。应向控制寄存器写入方式选择控制字，以规定各端口的工作方式。方式选择控制字格式方式选择控制字格式下下C口口I/O1=输入输入0=输出输出B口口I/O1=输入输入0=输出输出B组方式组方式0=方式方式01=方式方式1上C口I/O1=输入输入0=输出输出特征位特征位D7=1A组方式组方式:00=方式方式001=方式方式11x=方式方式2A口口I/O1=输入输入0=输出输出2021/9/2021例：在一个例：在一个8086/8088系统中，

19、有一片系统中，有一片8255芯片，其各个端口的芯片，其各个端口的地址分别为地址分别为0F8H0FBH，现要求各个端口的工作方式为：现要求各个端口的工作方式为：端口端口A方式方式0输入输入端口端口B方式方式1输出输出端口端口C（上半部）上半部）PC7PC4输出输出端口端口C（下半部）下半部）Bit3输入输入要求：进行初始化编程要求：进行初始化编程10011001分析：根据分析：根据8255工作模式可确定方式控制字工作模式可确定方式控制字95H初始化编程：初始化编程：MOVAL，95HOUT0FBH，AL2021/9/20222、C口按位置位口按位置位/复位控制字复位控制字端口端口C常用作控制或应

20、答信号，通过对常用作控制或应答信号，通过对8255A的控制口写入按的控制口写入按位置位位置位/复位控制字，可使复位控制字，可使C口的任一个引脚的输出单独置口的任一个引脚的输出单独置1或置或置0。C口按位置位口按位置位/复位控制字格式复位控制字格式1置位置位0复位复位无关位无关位特征位特征位D7=0000选中选中PC0001选中选中PC1111选中选中PC7位位选选择择例：要使端口例：要使端口C的的bit3置位的控制字为：置位的控制字为：00000111B；MOVAL，00000111BOUT0FBH，AL而使端口而使端口C的的bit3复位的控制字为：复位的控制字为：00000110B；MOVA

21、L，00000110BOUT0FBH，AL2021/9/2023三、三、8255A的工作方式的工作方式1、方式、方式0基本输入输出方式基本输入输出方式适用于不需要应答信号的简单适用于不需要应答信号的简单I/O场合。场合。A口和口和B口可作为口可作为8位端口，位端口，C口的高口的高4位和低位和低4位可作为两个位可作为两个4位位的端口，且每个端口均可作为输入口或输出口用。的端口，且每个端口均可作为输入口或输出口用。数据输出有锁存，数据输出有锁存，输入无锁存输入无锁存。CS，A0，A1RDD0D7数据有效数据有效输入输入数据有效数据有效方式方式0的输入时序的输入时序2021/9/2024例如例如:要

22、求要求8255A的的A口和口和B口均工作于方式口均工作于方式0,A口和下口和下C口作输口作输入口入口,B口和上口和上C口作输出口口作输出口,设设8255A各端口地址为各端口地址为40H43H,可用可用下列指令来设置这种工作方式：下列指令来设置这种工作方式：MOV AL，91H；方式控制字方式控制字10010001BOUT43H，AL；方式控制字送控制寄存器方式控制字送控制寄存器CS，A0，A1WR输出输出数据有效数据有效D0D7数据有效数据有效方式方式0的输出时序的输出时序2021/9/2025 方式方式0 0一般用于无条件传送的场合一般用于无条件传送的场合，不需要应答式联络信号，不需要应答式

23、联络信号，外设总是处于准备好的状态。外设总是处于准备好的状态。也可以用作查询式传送也可以用作查询式传送，查询式传送时，需要有应答信号。，查询式传送时，需要有应答信号。可以将可以将A A端口、端口、B B端口作为数据口端口作为数据口使用。使用。C C端口则可用来输出一些端口则可用来输出一些控制信息，或输入外设的状态。利用控制信息，或输入外设的状态。利用C C端口配合端口配合A A端口和端口和B B端口完端口完成查询式的成查询式的I/OI/O操作。操作。2021/9/2026 当当A A端口和端口和B B端口以方式端口以方式1 1进行输入输出时，必须利用进行输入输出时，必须利用C C端口端口提供的

24、固定的选通和应答信号提供的固定的选通和应答信号,该方式也称该方式也称选通输入选通输入/输出方式输出方式。方式方式1 1的基本定义是：的基本定义是：分成分成A A组和组和B B组组，每组包含一个，每组包含一个8 8位的数据端口位的数据端口和和1 1个个4 4位的控位的控制制/数据端口数据端口。可作可作输入输入，也可作，也可作输出输出，且输入和输出都可以，且输入和输出都可以被锁存。被锁存。2.2.方式方式1-1-选通输入选通输入/输出方式输出方式2021/9/2027规定：规定：PCPC3 3PCPC5 5分配给分配给A A端口作联络线端口作联络线，PCPC0 0PCPC2 2分配给分配给B B端

25、口作联络线，端口作联络线，C C端口剩下的端口剩下的2 2位位PCPC7 7、PCPC6 6可作为简单的输入可作为简单的输入/输出线使用。输出线使用。1)1)选通的输入方式选通的输入方式2021/9/2028方式方式1选通输入下对应的控制信号图选通输入下对应的控制信号图(a)对对A端口；端口；(b)对对B端口端口1011I/O1011I/O 11111D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0A组工作于方式组工作于方式1输入的控制字输入的控制字A组和组和B组工作于方式组工作于方式1输入的控制字输入的控制字B组工作于方式组工作于方式1输入的控

26、制字输入的控制字方式方式1B端口为输入端口为输入PC7、PC61输入输入0输出输出PC7、PC61输入输入0输出输出A端口为输入端口为输入方式方式1STBAIBFAINTRAI/OPC4PC5PC3INTEA&PC7PC6PA7PA02RD8PC2PC1PC0INTEB&PB7PB0RD8INTRBIBFBSTBB(a)(b)2021/9/2029方式方式1 1选通输入方式下各控制信号的意义：选通输入方式下各控制信号的意义：STB(Strobe)STB(Strobe)：选通输入信号，低电平有效。选通输入信号，低电平有效。A A组方式控制字中组方式控制字中对应对应PC4PC4；B B组方式控制字

27、中对应组方式控制字中对应PC2PC2。IBF(Input Buffer Full)IBF(Input Buffer Full)：输入缓冲器满信号，高电平有效。输入缓冲器满信号，高电平有效。是是8255A8255A送给外设的联络信号，送给外设的联络信号，A A组方式控制字中对应组方式控制字中对应PC5PC5；B B组组方式控制字中对应方式控制字中对应PC1PC1，该信号可供，该信号可供CPUCPU查询。查询。该信号在选通输入信号该信号在选通输入信号STBSTB变低后，变低后，300 ns300 ns时间内即变为有时间内即变为有效的高电平。在效的高电平。在RDRD信号撤消后的信号撤消后的300 n

28、s300 ns时间内时间内IBFIBF信号才撤消，信号才撤消，变为无效的低电平，这样保证了数据传输的可靠性。变为无效的低电平，这样保证了数据传输的可靠性。2021/9/2030INTR(Interrupt Request)INTR(Interrupt Request)：中断请求信号，高电平有效。中断请求信号，高电平有效。A A组组方式控制字中对应方式控制字中对应PC3PC3；B B组方式控制字中对应组方式控制字中对应PC0PC0。当。当STBSTB信号信号撤消变为高电平后，并且撤消变为高电平后，并且IBFIBF信号也为高电平，信号也为高电平，INTRINTR信号变为有信号变为有效的高电平。效的

29、高电平。当当CPUCPU发出的发出的RDRD信号有效后，信号有效后，400 ns400 ns的时间内的时间内INTRINTR信号将撤信号将撤消，变为低电平。消，变为低电平。INTE(Interrupt Enable)INTE(Interrupt Enable)：中断允许信号，高电平有效。中断允许信号，高电平有效。否则否则屏蔽中断请求。屏蔽中断请求。INTEINTE的状态的状态是用软件通过是用软件通过由由C C端口置端口置1/1/置置0 0控制字来控制控制字来控制的，的，在在A A组中，使组中，使PC4PC4置置“1 1”后后INTEAINTEA变高变高；在；在B B组中，使组中，使PCPC2

30、2置置“1 1”后后INTEBINTEB变高变高，A A端口和端口和B B端口才允许中断。如果端口才允许中断。如果PCPC4 4和和PCPC2 2都置都置“0 0”，与之对应的，与之对应的INTEINTE信号为低，则禁止中断。信号为低，则禁止中断。2021/9/20318255A方式方式l输入时序图输入时序图2021/9/2032 输入缓冲器满状态，可供输入缓冲器满状态，可供CPUCPU来查询。在选通输入信号结束来查询。在选通输入信号结束后向后向CPUCPU发出中断请求发出中断请求信号，信号，INTRINTR变高变高(中断允许情况下中断允许情况下)，如图，如图10.1310.13中表示的中表示

31、的箭头箭头。在中断服务程序中在中断服务程序中CPUCPU发出读信号发出读信号RDRD，RDRD的下降沿的下降沿清除中断清除中断请求，如图请求，如图10.1310.13中表示的中表示的箭头箭头。当读信号结束后，。当读信号结束后，使使输入缓输入缓冲器满信号冲器满信号IBFIBF变低变低，如图，如图10.1310.13中表示的中表示的箭头箭头。IBFIBF变低表明变低表明输入缓冲器已空，输入缓冲器已空，通知外设可以输入新的数据通知外设可以输入新的数据。选通输入方式的工作过程：选通输入方式的工作过程：当外设数据已送到当外设数据已送到8255A8255A某个端口的数据线上时，就发出选某个端口的数据线上时

32、，就发出选通输入信号通输入信号STBSTB，将数据通过，将数据通过A A端口或端口或B B端口锁存到端口锁存到8255A8255A的数据输的数据输入寄存器。入寄存器。STBSTB信号变低将信号变低将使使输入缓冲器满信号输入缓冲器满信号IBFIBF变高变高，如图，如图10.1310.13中表示的中表示的箭头箭头。输入缓冲器满意味着将。输入缓冲器满意味着将阻止外设输入新阻止外设输入新的数据的数据。2021/9/20338255A方式方式1输入时序参数说明表输入时序参数说明表参数说明8255A最小时间/ns最大时间/nstST选通脉冲的宽度500tSIB选通脉冲有效到IBF有效之间的时间300tSI

33、T=1到中断请求INTR有效之间的时间300tPH数据保持时间180tPS数据有效到无效之间的时间0tRIT有效到中断请求撤除之间的时间400tRIB为1到IBF为0之间的时间3002021/9/2034选通的输入方式选通的输入方式CPUCPU如何读取数据？如何读取数据？1 1、采用查询式输入，、采用查询式输入，CPUCPU先查询先查询IBFIBF是否为高？是否为高？若若IBFIBF为高，为高，8255A8255A的输入缓冲器就为满，则的输入缓冲器就为满，则CPUCPU可从可从8255A8255A读入数据。读入数据。2 2、采用中断方式传送数据，先用、采用中断方式传送数据，先用C C端口置端口

34、置1/1/置置0 0的控制字使相应的控制字使相应的端口允许中断，也就是要使的端口允许中断，也就是要使PC4PC4或或PC2PC2置置1 1。2021/9/2035 这种方式的工作过程与选通输入的情况相类似。对应的这种方式的工作过程与选通输入的情况相类似。对应的C C端口也是端口也是固定分配固定分配。规定：规定：PCPC3 3、PCPC6 6、PCPC7 7分配给分配给A A端口；端口；PCPC2 2、PCPC1 1、PCPC0 0分配给分配给B B端口，端口，剩下的剩下的2 2位位PCPC4 4、PCPC5 5可作为简单的输入可作为简单的输入/输出线使用。输出线使用。当控制字的当控制字的D D

35、3 3位为位为“1 1”时，时，PCPC4 4、PCPC5 5作输入；当控制字的作输入；当控制字的D D3 3位为位为“0 0”时，时，PCPC4 4、PCPC5 5作输出。作输出。2)2)选通的输出方式选通的输出方式2021/9/2036方式方式l输出时输出时C端口对端口对A、B端口的控制图端口的控制图(a)对对A端口；端口；(b)对对B端口端口1010I/O1010I/O 10110D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0A组工作于方式组工作于方式1输出的控制字输出的控制字A组和组和B组工作于方式组工作于方式1输出的控制字输出的控制字

36、B组工作于方式组工作于方式1输出的控制字输出的控制字方式方式1B端口为输出端口为输出PC5、PC41输入输入0输出输出PC5、PC41输入输入0输出输出A端口为输出端口为输出方式方式1ACKAOBFAINTRAI/OPC6PC7PC3INTEA&PC5PC4PA7PA02WR8PC2PC1PC0INTEB&PB7PB0WR8INTRBOBFBACKB(a)(b)2021/9/2037 方式方式1 1选通输出方式各控制信号的意义：选通输出方式各控制信号的意义：OBF(Output Buffer Fu11)OBF(Output Buffer Fu11)：输出缓冲器满信号，低电平有效。输出缓冲器满信

37、号，低电平有效。A A组方式控制字中对应组方式控制字中对应PCPC7 7；B B组方式控制字中对应组方式控制字中对应PCPC1 1，由，由8255A8255A向外向外设发出低电平的设发出低电平的OBFOBF信号。信号。输出指令写信号输出指令写信号WRWR的上升沿的上升沿出现后，将出现后，将OBFOBF信号信号置成有效置成有效低电低电平平，如图，如图10.1510.15中表示的中表示的箭头箭头。当应答信号当应答信号ACKACK变为有效低电平变为有效低电平后，后，OBFOBF信号撤消变为高电平，如图信号撤消变为高电平，如图10.1510.15中表示的中表示的箭头箭头。ACK(Acknowledge

38、)ACK(Acknowledge)：数据接收应答信号，低电平有效。数据接收应答信号，低电平有效。A A组方式控组方式控制字中对应制字中对应PC6PC6；B B组方式控制字中对应组方式控制字中对应PC2PC2，是外设的响应信号。，是外设的响应信号。ACKACK信号信号有效后有效后使使OBFOBF变成无效变成无效的高电平，同时的高电平，同时使使INTRINTR信号变为有信号变为有效效的高电平。的高电平。2021/9/2038INTRINTR：中断请求信号，高电平有效。中断请求信号，高电平有效。A A组方式控制字中对应组方式控制字中对应PC3PC3；B B组方式控制字中对应组方式控制字中对应PC0P

39、C0。由由8255A8255A向向CPUCPU发出中断请求，要求发出中断请求，要求CPUCPU输出新的数据。输出新的数据。当当ACKACK撤消后为高电平，撤消后为高电平，OBFOBF也为高电平，中断允许信号也为高电平，中断允许信号INTEINTE也为高时，也为高时，INTRINTR中断请求信号被置位为高电平，如图中断请求信号被置位为高电平，如图10.1910.19中表示中表示的的箭头箭头。中断请求信号是在中断请求信号是在WRWR有效的下降沿出现后使它变为无效的低有效的下降沿出现后使它变为无效的低电平，如图电平，如图10.1910.19中表示的中表示的箭头箭头。INTEINTE：中断允许信号，高

40、电平有效。中断允许信号，高电平有效。当该信号为当该信号为“1 1”时，允许中时，允许中断。断。INTEINTE是用软件通过对是用软件通过对C C端口置端口置1/1/置置0 0的控制字来设置的。当的控制字来设置的。当PCPC6 6置置1 1时，时，A A端口允许中断；端口允许中断；PCPC2 2置置1 1，B B端口允许中断。反之，不允许端口允许中断。反之，不允许中断。中断。2021/9/2039 当当8255A8255A的输出选通方式采用中断与的输出选通方式采用中断与CPUCPU通信时，通信时，CPUCPU响应中响应中断后，就向断后，就向8255A8255A输出数据，输出数据，WRWR信号信号

41、出现，其上升沿出现，其上升沿一方面一方面撤撤消中断请求信号消中断请求信号使使INTRINTR变低变低，表示，表示CPUCPU对上一次中断已经响应过。对上一次中断已经响应过。另一方面使另一方面使OBFOBF信号变信号变为有效的为有效的低低电平，以通知外设可以接收下电平，以通知外设可以接收下一个数据。一个数据。2021/9/20408255A方式方式1输出时序图输出时序图2021/9/20418255A方式方式1输出时序参数说明表输出时序参数说明表参参数数说说明明8255A最小时间最小时间/ns最大时间最大时间/nstWIT从写信号有效到中断请求无效的时间从写信号有效到中断请求无效的时间850tW

42、OB从写信号无效到输出缓冲器清的时间从写信号无效到输出缓冲器清的时间650tAOB有效到无效的时间有效到无效的时间350tAK脉冲的宽度脉冲的宽度300tAIT为为1到发新的中断请求的时间到发新的中断请求的时间350tWB写信号撤除到数据有效的时间写信号撤除到数据有效的时间3502021/9/2042 双向方式双向方式8255A8255A可以向外设发送数据，同时可以向外设发送数据，同时CPUCPU通过这通过这8 8位数位数据线又接收外设的数据。传输过程由据线又接收外设的数据。传输过程由C C端口对端口对A A端口进行控制，端口进行控制，所以称为带选通的双向传输方式。所以称为带选通的双向传输方式

43、。方式方式2 2的基本定义：的基本定义：只能适用于只能适用于A A端口端口，一个，一个8 8位的双向端口位的双向端口(A(A端口端口)和和1 1个个5 5位的位的控制端口控制端口(C(C端口端口)。A A端口的输入和输出都可以被锁存。在这种方式下，端口的输入和输出都可以被锁存。在这种方式下，C C端口端口中高中高5 5位位PCPC7 7PCPC3 3作为控制信号和状态信息使用，剩下的作为控制信号和状态信息使用，剩下的3 3位位PCPC2 2PCPC0 0可作为简单的输入可作为简单的输入/输出线使用。输出线使用。3.3.方式方式2-2-带选通的双向传输方式带选通的双向传输方式2021/9/204

44、3方式方式2时时C端口对端口对A端口的控制信号图端口的控制信号图PC3&PC2PC0PA7PA0PC7PC6PC4PC5INTE2INTE11&WRRDINTRA8OBFAACKASTBAIBFAI/O11D7D6D5D4D3D2D1D0A组工作于方式组工作于方式1输入的控制字输入的控制字PC2PC01输入输入0输出输出B端口方式端口方式A端口端口方式方式1输入输入0输出输出B组方式组方式0方式方式01方式方式132021/9/2044方式方式2 2各控制信号的意义：各控制信号的意义：STBSTB：选通信号，低电平有效。选通信号，低电平有效。对应于对应于PCPC4 4，由外设提供给，由外设提供

45、给8255A8255A。该信号负责把外设送到该信号负责把外设送到8255A8255A的数据送入输入锁存器。的数据送入输入锁存器。IBFIBF：输入缓冲器满信号，高电平有效。输入缓冲器满信号，高电平有效。对应对应PCPC5 5，是，是8255A8255A送给送给CPUCPU的状态信息，供的状态信息，供CPUCPU查询用。当该信号有效时，表示当前已查询用。当该信号有效时，表示当前已经有一个新的数据送到了输入锁存器中，经有一个新的数据送到了输入锁存器中，CPUCPU可以取走。可以取走。2021/9/2045OBFOBF：输出缓冲器满信号，低电平有效。输出缓冲器满信号，低电平有效。对应对应PCPC7

46、7，由，由8255A8255A发给发给外设的选通信号，当外设的选通信号，当OBFOBF有效时，表明有效时，表明CPUCPU已经将一个数据写入已经将一个数据写入8255A8255A的的A A端口中，通知外设可以取走数据。端口中，通知外设可以取走数据。ACKACK：数据接收应答信号，低电平有效。数据接收应答信号，低电平有效。对应对应PCPC6 6，这是外设对，这是外设对信号信号OBFOBF的响应信号，该信号为低电平时，使的响应信号，该信号为低电平时，使A A端口的输出缓冲端口的输出缓冲器打开，送出数据到外设。否则，当该信号为高电平时，方式器打开，送出数据到外设。否则，当该信号为高电平时，方式2 2

47、时输出缓冲器处于高阻状态。时输出缓冲器处于高阻状态。2021/9/2046INTRINTR：中断请求信号，高电平有效。中断请求信号，高电平有效。对应对应PCPC3 3，不论，不论A A端口工作端口工作在输入方式还是工作在输出方式，当一个操作完成，并且要进在输入方式还是工作在输出方式，当一个操作完成，并且要进入下一个操作时，入下一个操作时，8255A8255A都要向都要向CPUCPU发出中断请求信号。发出中断请求信号。INTElINTEl：输出中断允许信号。输出中断允许信号。为为“1 1”时，允许向时，允许向CPUCPU发出由发出由A A端端口输出数据的中断请求信号。反之，即使输出缓冲器空，也不

48、口输出数据的中断请求信号。反之，即使输出缓冲器空，也不允许允许8255A8255A向向CPUCPU发中断请求信号。发中断请求信号。INTElINTEl信号的置信号的置1 1或置或置0 0，是用，是用软件使软件使C C端口的端口的PCPC6 6置置1 1或置或置0 0来实现的。来实现的。INTE2INTE2：输入中断允许信号。输入中断允许信号。为为“1 1”时，允许时，允许A A端口的输入处于端口的输入处于中断允许状态，反之，不允许中断。中断允许状态，反之，不允许中断。INTE2INTE2信号的置信号的置1 1或置或置0 0，同，同样是用软件样是用软件通过通过C C端口的端口的PC4PC4置置1

49、 1或置或置0 0来实现。来实现。*方式方式2 2的工作时序基本相当于方式的工作时序基本相当于方式1 1的选通输入时序和选的选通输入时序和选通输出的时序的组合。通输出的时序的组合。2021/9/2047图10.178255A方式2时序2021/9/2048表表10-68255A方式方式2时序的参数说明时序的参数说明参参数数说说明明8255A最小时间最小时间/ns最大时间最大时间/nstST选通脉冲的宽度选通脉冲的宽度500tPH数据保持时间数据保持时间180tSIB选选通通脉脉冲冲有有效效到到IBFA有有效效之之间间的的时时间间300tPS数据有效到数据有效到无效之间的时间无效之间的时间0tW

50、OD从写信号无效到，从写信号无效到，有效的时间有效的时间650tAOD有效到有效到无效的时间无效的时间350tAD有效到数据输出的时间有效到数据输出的时间350tHD数据保持时间数据保持时间2002021/9/2049方式方式0 0：基本输入输出方式基本输入输出方式适用于无条件传送和查询方式的接口电路，适用于无条件传送和查询方式的接口电路，A A、B B、C C三个三个端口均可端口均可 。方式方式1 1：选通输入输出方式选通输入输出方式适用于查询和中断方式的接口电路，适用于查询和中断方式的接口电路，A A、B B两个端口均可。两个端口均可。方式方式2 2：双向选通传送方式双向选通传送方式适用于