电大计算机组成原理形成性考核册答案(共11页).doc

《电大计算机组成原理形成性考核册答案(共11页).doc》由会员分享，可在线阅读，更多相关《电大计算机组成原理形成性考核册答案(共11页).doc（11页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上电大计算机组成原理形成性考核册答案（一）计算机组成原理A 形考作业一（参考答案） 一、选择题：1机器数_中，零的表示形式是唯一的。A原码 B补码 C移码 D反码答案：B2某计算机字长16位，采用补码定点小数表示，符号位为1位，数值位为15位，则可表示的最大正小数为_，最小负小数为_。  A BC D答案：C3加法器采用并行进位的目的是_。A提高加法器的速度 B快速传递进位信号C优化加法器结构 D增强加法器功能答案：B4组成一个运算器需要多个部件，但下面所列_不是组成运算器的部件。A状态寄存器 B数据总线CALU D地址寄存器答案：D二、判断题：判断

2、下列说法是否正确，并说明理由。（注：理由书上自己找）1ASCII编码是一种汉字字符编码；×2一般采用补码运算的二进制减法器，来实现定点二进制数加减法的运算；×3在浮点数表示法中，阶码的位数越多，能表达的数值精度越高；×4只有定点数运算才可能溢出，浮点数运算不会产生溢出。×三、简答题：1简述奇偶校验码和海明校验码的实现原理。答：奇偶校验码原理：通常是为一个字节补充一个二进制位，称为校验位，通过设置校验位的值为0或1的方式，使字节自身的8位和该校验位含有1值的位数一定为奇数或偶数。在接收方，检查接收到的码字是否还满足取值为1的总的位数的奇偶关系，来决定数据是

3、否出错。海明校验码原理：是在k个数据位之外加上r个校验位，从而形成一个k+r位的新的码字，使新的码字的码距比较均匀地拉大。把数据的每一个二进制位分配在几个不同的偶校验位的组合中，当某一位出现错误，就会引起相关的几个校验位的值发生变化，这不但可以发现错误，还可以指出哪一位出错，为进一步纠错提供了依据。2简述教材中给出的MIPS计算机的运算器部件的功能和组成。答：MIPS计算机的运算器部件的功能和组成：运算器的首要功能是完成对数据的算术和逻辑运算, 由其内部的一个被称之为算术与逻辑运算部件(英文缩写为ALU)承担；运算器的第二项功能，是暂存将参加运算的数据和中间结果, 由其内部的一组寄存器承担；为

4、了用硬件线路完成乘除指令运算, 运算器内一般还有一个能自行左右移位的专用寄存器, 通称乘商寄存器。这些部件通过几组多路选通器电路实现相互连接和数据传送；运算器要与计算机其它几个功能部件连接在一起协同运行, 还必须有接受外部数据输入和送出运算结果的逻辑电路。3浮点运算器由哪几部分组成？答：处理浮点数指数部分的部件、处理尾数的部件、加速移位操作的移位寄存器线路以及寄存器堆等组成。4假定 X = 0.*211， Y = 0.*2-10 （此处的数均为二进制），在不使用隐藏位的情况下，回答下列问题：（1）浮点数阶码用4位移码、尾数用8位原码表示（含符号位），写出该浮点数能表示的绝对值最大、最小的（正数

5、和负数）数值；解答：绝对值最大： 1 111 0 、1 111 1 ；绝对值最小： 0 001 0 、0 001 1 （2）写出X、Y的浮点数表示。X浮1 011 0   Y浮0 110 0 （3）计算X+YA：求阶差：|E|=|1011-0110|=0101B：对阶：Y变为 1 011 0 00000 C：尾数相加：00 00000+ 00 00000 =00 01101D：规格化：左规：尾数为0 1101，阶码为1010F：舍入处理：采用0舍1入法处理，则有00 +1=00 E：不溢出所以，X+Y最终浮点数格式的结果： 1 010 0 ，即0.*210四、计算题：1将十六进制数据

6、14.4CH表示成二进制数，然后表示成八进制数和十进制数。14.4CH=(10100.)2=(14.23)8=(20.21875)10注：本题原答案疑似错误，本人答案为：14.4CH=(10100.)2=(24.23)8=(20.)10,请各位同学自行学习验证。2对下列十进制数表示成8位（含一位符号位）二进制数原码和补码编码。（1）17；  X原，X补（2）-17； X原，X补3已知下列各x原，分别求它们的x反和x补。（1）x原0.10100；x反，x补（2）x原1.00111；x反，x补（注：本答案不确定）（3）x原；x反，x补（4）x原；x反，x补4写出X，Y的双符号位原码、反码

7、、补码表示，并用双符号补码计算两个数的差。     X原00 , X反00 , X补00        Y原11 , Y反11 , Y补11        X补+Y补00 （注：本答案存疑）计算机组成原理A形成性考核作业二(参考答案) 一、选择题：1计算机硬件能直接识别和运行的只能是_程序。A机器语言 B汇编语言 C高级语言 DVHDL答：A2指令中用到的数据可以来自_（可多选）。A通用寄存器 B微程序存储器 C输入输出接口

8、D指令寄存器E. 内存单元 F. 磁盘答：A、C、E3汇编语言要经过_的翻译才能在计算机中执行。A编译程序 B数据库管理程序 C汇编程序 D文字处理程序答：C4在设计指令操作码时要做到_（可多选）。A能区别一套指令系统中的所有指令B能表明操作数的地址C长度随意确定D长度适当规范统一答：A、B、D5控制器的功能是_。A向计算机各部件提供控制信号 B执行语言翻译C支持汇编程序 D完成数据运算答：A6从资源利用率和性能价格比考虑，指令流水线方案_，多指令周期方案_，单指令周期方案_。A最好 B次之 C最不可取 D都差不多答：A、B、C二、判断题：判断下列说法是否正确，并说明理由。1变址寻址需要在指令

9、中提供一个寄存器编号和一个数值。2计算机的指令越多，功能越强越好。×3程序计数器PC主要用于解决指令的执行次序。4微程序控制器的运行速度一般要比硬连线控制器更快。×三、简答题：1一条指令通常由哪两个部分组成？指令的操作码一般有哪几种组织方式？各自应用在什么场合？各自的优缺点是什么？答：一条指令通常由操作码和操作数两个部分组成。指令的操作码一般有定长的操作码、变长的操作码两种组织方式。定长操作码的组织方式应用在当前多数的计算机中；变长的操作码组织方式一般用在小型及以上的计算机当中。（注：存疑）定长操作码的组织方式对于简化计算机硬件设计，提高指令译码和识别速度有利。变长的操作码

10、组织方式可以在比较短的指令字中，既能表示出比较多的指令条数，又能尽量满足给出相应的操作数地址的要求。2如何在指令中表示操作数的地址？通常使用哪些基本寻址方式？答：是通过寻址方式来表示操作数的地址。    通常使用的基本寻址方式有：立即数寻址、直接寻址、寄存器寻址、寄存器间接寻址、变址寻址、相对寻址、间接寻址、堆栈寻址等。3为读写输入/输出设备，通常有哪几种常用的寻址方式用以指定被读写设备？答：为读写输入/输出设备，通常有两种常用的编址方式用以指定被读写设备，一是I/O端口与主存储器统一的编制方式，另一种是I/O端口与主存储器彼此独立的编制方式。(存疑，此答案回答的

11、是编码方式，而非寻址方式- -!)4简述计算机中控制器的功能和基本组成，微程序的控制器和硬连线的控制器在组成和运行原理方面有何相同和不同之处？答：控制器主要由下面4个部分组成：（1）程序计数器（PC），是用于提供指令在内存中的地址的部件，服务于读取指令，能执行内容增量和接收新的指令地址，用于给出下一条将要执行的指令的地址。（2）指令寄存器（IR），是用于接收并保存从内存储器读出来的指令内容的部件，在执行本条指令的整个过程中，为系统运行提供指令本身的主要信息。（3）指令执行的步骤标记线路，用于标记出每条指令的各个执行步骤的相对次序关系，保证每一条指令按设定的步骤序列依次执行。（4）全部控制信号的

12、产生部件，它依据指令操作码、指令的执行步骤（时刻），也许还有些另外的条件信号，来形成或提供出当前执行步骤计算机各个部件要用到的控制信号。计算机整机各硬件系统，正是在这些信号控制下协同运行，执行指令，产生预期的执行结果。由于上述后两个部分的具体组成与运行原理不同，控制器被分为硬连线控制器和微程序控制器两大类。微程序的控制器和组合逻辑的控制器是计算机中两种不同类型的控制器。共同点：基本功能都是提供计算机各个部件协同运行所需要的控制信号；组成部分都有程序计数器PC，指令寄存器IR；都分成几个执行步骤完成每一条指令的具体功能。不同点：主要表现在处理指令执行步骤的办法，提供控制信号的方案不一样。微程序的

13、控制器是通过微指令地址的衔接区分指令执行步骤，应提供的控制信号从控制存储器中读出，并经过一个微指令寄存器送到被控制部件。组合逻辑控制器是用节拍发生器指明指令执行步骤，用组合逻辑电路直接给出应提供的控制信号。微程序的控制器的优点是设计与实现简单些，易用于实现系列计算机产品的控制器，理论上可实现动态微程序设计，缺点是运行速度要慢一些。组合逻辑控制器的优点是运行速度明显地快，缺点是设计与实现复杂些，但随着EDA工具的成熟，该缺点已得到很大缓解。5控制器的设计和该计算机的指令系统是什么关系？答：控制器的的基本功能，是依据当前正在执行的指令，和它所处的执行步骤，形成并提供在这一时刻整机各部件要用到的控制

14、信号。所以，控制器的设计和该计算机的指令系统是一一对应的关系，也就是控制器的设计应依据指令的要求来进行，特别是要分析每条指令的执行步骤，产生每个步骤所需要的控制信号。6指令采用顺序方式、流水线方式执行的主要差别是什么？各有什么优点和缺点？顺序方式是，在一条指令完全执行结束后，再开始执行下一条指令。优点是控制器设计简单，容易实现，；缺点是速度比较慢。指令流水线方式是提高计算机硬件性能的重要技术和有效措施，在成本增加不多的情况下很明显地提高了计算机的性能。追求的目标是力争在每一个指令执行步骤中完成一条指令的执行过程。实现思路是把一条指令的几项功能划分到不同的执行部件去完成，在时间上又允许这几个部件

15、可以同时运行。缺点是控制器设计复杂，比较不容易实现，；突出的优点是速度明显提高。计算机组成原理A形成性考核作业三参考答案 一、选择题：1下列部件（设备）中，存取速度最快的是_。答：CA光盘存储器 BCPU的寄存器   C软盘存储器 D硬盘存储器2某SRAM芯片，其容量为1K×8位，加上电源端和接地端，该芯片引出线的最少数目应为_。答：DA23B25 C50 D203在主存和CPU之间增加Cache的目的是_。A扩大主存的容量B增加CPU中通用寄存器的数量C解决CPU和主存之间的速度匹配D代替CPU中的寄存器工作答：C4在独立编址方式下，存储单元和I/O设

16、备是靠_来区分的。A不同的地址和指令代码 B不同的数据和指令代码C不同的数据和地址 D不同的地址答：A5随着CPU速度的不断提升，程序查询方式很少被采用的原因是_。A硬件结构复杂 B硬件结构简单CCPU与外设串行工作 DCPU与外设并行工作答：D6在采用DMA方式的I/O系统中，其基本思想是在_之间建立直接的数据通路。ACPU与外设 B主存与外设CCPU与主存 D外设与外设答：B二、判断题：判断下列说法是否正确，并说明理由。1CPU访问存储器的时间是由存储器的容量决定的，存储器容量越大，访问存储器所需的时间越长。×2引入虚拟存储系统的目的，是为了加快外存的存取速度。×3按主

17、机与接口间的数据传送方式，输入/输出接口可分为串行接口和并行接口。4DMA控制器通过中断向CPU发DMA请求信号。三、简答题：1在三级存储体系中，主存、外存和高速缓存各有什么作用？各有什么特点？答：多级存储器系统，是围绕读写速度尚可、存储容量适中的主存储器来组织和运行的, 并由高速缓冲存储器缓解主存读写速度慢、不能满足CPU运行速度需要的矛盾；用虚拟存储器更大的存储空间，解决主存容量小、存不下规模更大的程序与更多数据的难题，从而达到使整个存储器系统有更高的读写速度、尽可能大的存储容量、相对较低的制造与运行成本。高速缓冲存储器的问题是容量很小，虚拟存储器的问题是读写速太慢。追求整个存储器系统有更

18、高的性能/价格比的核心思路，在于使用中充分发挥三级存储器各自的优势，尽量避开其短处。2什么是随机存取方式？哪些存储器采用随机存取方式？答：RAM,即随机存储器，可以看作是由许多基本的存储单元组合起来构成的大规模集成电路。静态随机存储器（RAM）和动态随机存储器（DRAM）可采用随机存取方式。3什么是虚拟存储器？它能解决什么问题？为什么？答：虚拟存储器属于主存外存层次，由存储器管理硬件和操作系统中存储器管理软件支持，借助于硬磁盘等辅助存储器，并以透明方式提供给用户的计算机系统具有辅存的容量，接近主存的速度，单位容量的成本和辅存差不多的存储器。主要用来缓解内存不足的问题。因为系统会使用一部分硬盘空

19、间来补充内存。4什么是串行接口和并行接口？简述它们的数据传输方式和适用场合。答：串行接口只需要一对信号线来传输数据，主要用于传输速度不高、传输距离较长的场合。并行接口传输按字或字节处理数据，传输速率较低，实用于传输速度较高的设备，如打印机等。5CPU在每次执行中断服务程序前后应做哪些工作？答：CPU在每次执行中断服务程序前完成：关中断；保存断点和被停下来的程序的现场信息；判别中断源，转中断服务程序的入口地址；执行开中断指令。CPU在每次执行中断服务程序后完成：关中断，准备返回主程序；恢复现场信息，恢复断点；执行开中断；返回主程序。6总线的信息传输有哪几种方式？具体说明几种方式的特点。答：总线的传输方式有：串行传送、并行传送、复用传送和数据包传送。专心-专注-专业