数字逻辑异步步时序逻辑精品文稿.ppt

《数字逻辑异步步时序逻辑精品文稿.ppt》由会员分享，可在线阅读，更多相关《数字逻辑异步步时序逻辑精品文稿.ppt（33页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字逻辑异步步时序逻辑数字逻辑异步步时序逻辑数字逻辑异步步时序逻辑数字逻辑异步步时序逻辑第1页，本讲稿共33页数字逻辑 第五章异步时序逻辑2/32异步时序电路异步时序电路(asynchronous sequential circuit)l异步时序电路可分为两类：一类叫脉冲异步时序电路，异步时序电路可分为两类：一类叫脉冲异步时序电路，输入是脉冲，存储器件也是触发器，但触发器不受统一输入是脉冲，存储器件也是触发器，但触发器不受统一的时钟限制；另一类是电平异步时序电路，输入是电平，的时钟限制；另一类是电平异步时序电路，输入是电平，存储器件是延迟线存储器件是延迟线 t t，t t表示输入和输出间的延迟

2、量。表示输入和输出间的延迟量。第2页，本讲稿共33页数字逻辑 第五章异步时序逻辑3/32逻辑框图逻辑框图 第3页，本讲稿共33页数字逻辑 第五章异步时序逻辑4/32电平输入和脉冲输入电平输入和脉冲输入(level inputs and pulse inputs)l脉冲输入：其脉冲宽度要有一定限制。脉冲之间的间隔可脉冲输入：其脉冲宽度要有一定限制。脉冲之间的间隔可以不同，但应足够长，以便使电路能够有充足的时间从非以不同，但应足够长，以便使电路能够有充足的时间从非稳态稳态稳态。稳态。l电平输入：状态之间的变化电平输入：状态之间的变化(转换转换)是由电平输入的变化引起是由电平输入的变化引起的。要求输

3、入变化的时间间隔足够长，以便电路有充足的时的。要求输入变化的时间间隔足够长，以便电路有充足的时间从非稳态间从非稳态稳态变化。稳态变化。第4页，本讲稿共33页数字逻辑 第五章异步时序逻辑5/32时序条件时序条件 l基本工作方式：基本工作方式：异步时序电路中当且仅当它处于内部稳定状态时，才允许外异步时序电路中当且仅当它处于内部稳定状态时，才允许外部输入变化。要求一根或几根输入线上两次跳变之间的时间间隔部输入变化。要求一根或几根输入线上两次跳变之间的时间间隔不能太小。只有当一次跳变在电路中引起的响应完全结束时，才不能太小。只有当一次跳变在电路中引起的响应完全结束时，才允许输入电平发生第二次跳变。允许

4、输入电平发生第二次跳变。l单输入变化：单输入变化：每一时刻仅允许一个输入变量发生变化。每一时刻仅允许一个输入变量发生变化。l节拍：节拍：按输入信号的变化来区别状态转换的节拍。按输入信号的变化来区别状态转换的节拍。第5页，本讲稿共33页数字逻辑 第五章异步时序逻辑6/32脉冲异步时序逻辑分析步骤脉冲异步时序逻辑分析步骤l写出电路的输出函数和激励函数表达式；写出电路的输出函数和激励函数表达式；l列出电路次态真值表或次态方程组；列出电路次态真值表或次态方程组；l作出状态表和状态图；作出状态表和状态图；l画出时间图并用文字描述电路的逻辑功能；画出时间图并用文字描述电路的逻辑功能；第6页，本讲稿共33页

5、数字逻辑 第五章异步时序逻辑7/32分析实例分析实例 第7页，本讲稿共33页数字逻辑 第五章异步时序逻辑8/32分析实例分析实例 第8页，本讲稿共33页数字逻辑 第五章异步时序逻辑9/32分析实例分析实例 第9页，本讲稿共33页数字逻辑 第五章异步时序逻辑10/32分析实例分析实例 第10页，本讲稿共33页数字逻辑 第五章异步时序逻辑11/32分析实例分析实例 第11页，本讲稿共33页数字逻辑 第五章异步时序逻辑12/32脉冲异步时序逻辑设计脉冲异步时序逻辑设计l脉冲异步时序电路的设计方法与同步时序电路设计很相似，只是要把各个CP作为输入信号处理，所以要增加时钟方程和时钟矩阵。l在脉冲异步时序

6、逻辑电路设计时,主要应注意以下两点：u由于不允许两个或两个以上输入端同时为1(用1表示有脉冲出现)，所以形成原始状态图和状态表时，若有多个输入信号，则只需考虑多个输入信号中仅一个为1的情况。u由于电路中没有统一的时钟脉冲，因此当存储电路采用带时钟控制端的触发器时，激励函数的时钟端是作为激励函数处理的。第12页，本讲稿共33页数字逻辑 第五章异步时序逻辑13/32设计实例设计实例 第13页，本讲稿共33页数字逻辑 第五章异步时序逻辑14/32设计实例设计实例第14页，本讲稿共33页数字逻辑 第五章异步时序逻辑15/32设计实例设计实例第15页，本讲稿共33页数字逻辑 第五章异步时序逻辑16/32

7、设计实例设计实例第16页，本讲稿共33页数字逻辑 第五章异步时序逻辑17/32常用中规模异步计数器常用中规模异步计数器 l为了达到多功能的目的，异步计数器往往采用组合结构，即由两个独立的计数器组成。如74LS90由模2和模5计数器组成，74LS93由模2和模8计数器组成等。第17页，本讲稿共33页数字逻辑 第五章异步时序逻辑18/3274LS90异步计数器管脚图异步计数器管脚图第18页，本讲稿共33页数字逻辑 第五章异步时序逻辑19/3274LS90异步计数器功能表异步计数器功能表 第19页，本讲稿共33页数字逻辑 第五章异步时序逻辑20/32知识点知识点l为保证异步时序电路按基本方式工作，对

8、输入信号要加为保证异步时序电路按基本方式工作，对输入信号要加以限制：以限制：u每个输入变化后，要稳定一段时间不变，以保证电路能进入稳每个输入变化后，要稳定一段时间不变，以保证电路能进入稳定状态。定状态。u不允许两个或两个以上的输入信号同时变化。不允许两个或两个以上的输入信号同时变化。第20页，本讲稿共33页数字逻辑 第五章异步时序逻辑21/32知识点知识点l异步时序电路可分为脉冲型异步时序电路和电平型异步异步时序电路可分为脉冲型异步时序电路和电平型异步时序电路。时序电路。l脉冲型异步时序电路的输入包含脉冲信号，而电平型异脉冲型异步时序电路的输入包含脉冲信号，而电平型异步时序电路的输入仅由电平信

9、号构成。步时序电路的输入仅由电平信号构成。第21页，本讲稿共33页数字逻辑 第五章异步时序逻辑22/32知识点知识点l脉冲异步时序逻辑的分析步骤：u写出电路的输出函数和激励函数表达式；u列出电路次态真值表或次态方程组；u作出状态表和状态图；u画出时间图并用文字描述电路的逻辑功能；第22页，本讲稿共33页数字逻辑 第五章异步时序逻辑23/32知识点知识点l脉冲异步时序逻辑的设计的一般过程与同步时序逻辑电路设计大体相同。同样分为形成原始状态图和状态表、状态化简、状态编码、确定激励函数和输出函数、画逻辑电路图等步骤。第23页，本讲稿共33页数字逻辑 第五章异步时序逻辑24/32知识点知识点l为了达到

10、多功能的目的，异步计数器往往采用组合结构，即由两个独立的计数器组成。如74LS90由模2和模5计数器组成，74LS93由模2和模8计数器组成等。第24页，本讲稿共33页数字逻辑 第五章异步时序逻辑25/32精选习题精选习题第25页，本讲稿共33页数字逻辑 第五章异步时序逻辑26/32精选习题精选习题第26页，本讲稿共33页数字逻辑 第五章异步时序逻辑27/32精选习题精选习题第27页，本讲稿共33页数字逻辑 第五章异步时序逻辑28/32精选习题精选习题第28页，本讲稿共33页数字逻辑 第五章异步时序逻辑29/32精选习题精选习题第29页，本讲稿共33页数字逻辑 第五章异步时序逻辑30/32精选习题精选习题第30页，本讲稿共33页数字逻辑 第五章异步时序逻辑31/32精选习题精选习题第31页，本讲稿共33页数字逻辑 第五章异步时序逻辑32/32精选习题精选习题第32页，本讲稿共33页数字逻辑 第五章异步时序逻辑33/32精选习题精选习题第33页，本讲稿共33页