2018年10月自学考试02318计算机组成原理试题和答案.pdf

《2018年10月自学考试02318计算机组成原理试题和答案.pdf》由会员分享，可在线阅读，更多相关《2018年10月自学考试02318计算机组成原理试题和答案.pdf（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机组成原理计算机组成原理-2018-2018 年年 1010 月月1.若十进制数为44，则其对应的 8 位补码 X 为A、00101100B、10101100C、11010100D、11010011正确答案：C解析：正数的补码是其自身即就是其二进制，负数的补码是符号位不变,其余位取反再加 12.下列程序中，属于计算机用户编写的是A、汇编程序B、解释程序C、编译程序D、应用程序正确答案：D解析：汇编程序是将高级语言源程序翻译成汇编语言。解释程序用来将源程序中的语句按其执行顺序逐条用子程序解释，并最终转换成机器指令执行。编译程序用来将高级语言翻译成汇编语言。应用程序是计算机用户编写的。3.为了

2、缩短指令中某个地址段（或地址码）的位数，有效的方法是采取A、立即寻址B、变址导址C、寄存器寻址D、隐地址正确答案：C解析：寄存器直接寻址，寄存器编号比存储地址短，因而寄存器寻址方式的指令短，采用这种方式指令执行速度快。4.采用寄存器间接寻址方式的操作数在A、指令中B、内存中C、外存中D、通用寄存器中正确答案：B解析：间接寻址就是说，放在寄存器的不是操作数，而是操作数的地址，操作数放在内存里面。5.下列存储器中可作为主存储器的是A、半导体存储器B、磁盘存储器C、磁带存储器D、光盘存储器正确答案：A解析：半导体存储器属于随机存取存储器，可用作cache 和主存储器。6.下列指令流水线执行顺序中，正

3、确的是A、取指令指令译码执行取操作数写回B、取指令指令译码取操作数执行写回C、取指令执行指令译码取操作数写回D、取指令取操作数指令译码执行写回正确答案：B解析：CPU 执行指令的大致过程，分成取指令、指令译码、计算机源操作数地址并取操作数、执行数据操作、计算目的操作数地址并存结果。7.中断响应过程是由A、硬件完成B、中断服务程序完成C、系统软件完成D、操作系统完成正确答案：A解析：I/O 设备向 CPU 发出中断请求，由 CPU 来响应。8.8，一个 64MB 的主存储器，按字节编址需要地址线A、6 条B、16 条C、26 条D、36 条正确答案：C解析：64MB=26*210B*210B=2

4、26B9.指令执行结果发生溢出则标志位为A、SFB、CF=1C、ZF=1D、OF=1正确答案：D解析：OF=1，代表有溢出。10.在磁盘接口的调用过程中A、采用直接程序传送方式B、既有 DMA 方式，又有中断方式C、只采用中断方式D、只采用 DMA 方式正确答案：B解析：DMA 方式主要用于磁盘等高速设备的数据传送，中断也是外设的一种输入输出方式。11.计算机的五个基本组成部件是运算器、控制器、_、_和_。正确答案：存储器、输入设备、输出设备12.按照在计算机上完成任务的不同，可以把使用计算机的用户分成最终用户、_、_和_四类。正确答案：系统管理员、应用程序员、系统程序员13.定点数编码表示方

5、法主要有原码、_、_和_四种。正确答案：反码、补码、移码14.计算机中现在常用的数据校验码有奇偶校验码、_和_。正确答案：海明校验码、循环冗余校验码15.根据指令显式给出的地址个数，指令可分为三地址指令、_指令、_指令和_指令。正确答案：二地址、单地址、零地址16.根据不同的控制描述方式，可以将控制器分成硬连线控制器和_控制器正确答案：微程序17.数据通路正确答案：数据通路是指指令执行过程中数据所通过的路径及路径上的部件。18.总线正确答案：总线是传输信息的通路，用于部件之间传输信息，CPU、主存和 IO 模块通过总线互连。19.机器数正确答案：通常将数值数据在计算机内部编码表示的数称为机器数

6、。20.直接寻址正确答案：指令中直接给出操作数的有效地址，根据该地址获取操作数的方式称为直接寻址。21.指令周期正确答案：CPU 取出并执行一条指令的时间称为指令周期。22.什么是 CPU 时间？CPU 时间包括哪两部分？正确答案：CPU 时间是指 CPU 用于程序执行的时间；CPU 时间包括以下两部分：（1）用户 CPU 时间，指真正用于运行用户程序代码的时间；（2）系统 CPU 时间，指为了执行用户程序而需要CPU 运行操作系统程序的时间。23.比较相对寻址方式和基址寻址方式的异同。正确答案：相同之处：都是将某个寄存器的内容与一个形式地址相加来生成操作数的有效地址。不同之处：变寻址方式使用

7、的是变址寄存器，基址寻址方式使用的是基址寄存器。24.CPU 对异常和中断的响应过程可分为哪三个步骤？正确答案：CPU 对异常和中断的响应过程可分为三个步骤：保护断点和程序状态、关中断、识别异常和中断事件并转相应处理程序执行。25.DRAM 芯片有哪些特点？用在什么场合？正确答案：DRAM 芯片所用 MOS 管少，占硅片面积小，功耗小，集成度很高；但必须定时刷新和读后再生，特别是它的读写速度较慢。适合用在慢速大容量的主存。26.假设计算机 M 的指令集中包含A、B、C 三类指令，其CPI 分别为 2、3、2。某个程序P 在 M 上被编译成两个不同的目标代码序列 P1 和 P2，P1 所含 A、

8、B、C 三类指令的条数分别为7、4、3，P2 所含 A、B、C 三类指令的条数分别为 5、4、6。请问：哪个代码序列指令条数少？哪个执行速度快？它们的CPI 分别是多少？正确答案：P1 代码序列指令条数为：7+4+3=14，P2 代码序列指令条数为：5+4+6=15，所以，P1 的指令条数少 P1的时钟周期数为：72+43+33=35，P2 的时钟周期数为：52+43+62=34，所以，p1 比 p2 快，CPI=程序总时钟周期数/程序所含指令条数因此，p1 的 CPI=35/14=2.5，P2 的 CPI=34/15=2.27。27.求机器数为 C0C0000（用十六进制数表示）的IEEE7

9、54 单精度浮点数的值（用十进制数表示）。注：IEEE754 单精度浮点数的计数公式为（1）51f2e-127。正确答案：(1)将 C0C0000（用十六进制数表示）的 IEEE754 单精度浮点数展开为 32 位二进制数：C0C0000=1100 00001100 0000 0000 0000 0000 0000（2）据 IEEE754 单精度浮点数格式可知：符号s=1,尾数小数部分f=(0.1)2=(0.5)10阶码 e=(10000001)2=(129)10(3)所以，其值为：（-1）s1.f2e-127=(-1)11.52129-127=-628.28，假定某同步总线在一个总线时钟周期

10、内传送一个8 字节的数据，总线时钟率为32MHZ，则总线带宽是多少？正确答案：根据总线的总带宽计算公式：B=WF/N则本题所述总线的总带宽为：B=8B/s132MHZ/1=1056MB/s29.某计算机字长 16 位，采用16 位定长指令格式，部分数据通路结构如题 29 图所示。假设MAR 的输出一直处于使能状态（1）指令“ORRI，（R2）”在执行阶段需要多少个节拍？（2）写出每个节拍的功能和有效控制信号。注：该指令功能为 R2 指定的存储单元内容与 R1 的内容执行逻辑“或”运算，结果送入R1 中。正确答案：30.某计算机主存空间大小为 4M，且其存储单元按字节編址。主存与 cache 之间采用全相联映射方式，块大小为S12字节。cache数据区大小为 4K 字节。（1）cache共有多少行？（2）主存地址如何别分？要求说明每个字段的含义、位数和在主存地址中的位置。正确答案：（1）每512字节数据块在Cache中占一行，故4KB Cache被划分为4KB/512B=8行（2）4MB=222B，主存地址长度为 22 位，被划分成以下两个字段：标记+块内地址由于块大小为 512B=29B，所以块内地址为 9位，即主存地址的低 9 位。主存地址总长为 22 位，所以标记部分为22-9=13 位，即主存地址的高 13 位。