FPGA期末复习习题.doc
《FPGA期末复习习题.doc》由会员分享,可在线阅读,更多相关《FPGA期末复习习题.doc(5页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、第一章1、什么是FPGA、CPLD?2、可编程器件是如何分类的?3、PLD的优点?4、画图说明简单PLD的基本结构。5、画出PROM器件的阵列机构图,并说明其实现逻辑的基本原理?6、如何使用熔丝链在下图所示结构中实y=a&b?7、简述CPLD中IOB、宏单元和PIA的作用?8、画出PAL器件的阵列结构图,并简要说明其实现逻辑的基本原理?9、FPGA的主要资源有?10、什么是LUT?如何使用LUT实现一个4输入与门?11、级连链和进位链的作用?12、CPLD与FPGA的区别是什么? 第二章1、altera新型系列可编程器件的内部结构有哪些变化?2、如何评价器件内部的大容量存储器和DSP块?3、有
2、哪些器件系列支持NIOS 嵌入式处理器?4、altera有哪几个系列的新型可编程逻辑器件?都有什么特点?5、目前,世界上有哪几家主要的PLD生产商?各有什么特点?6、哪家公司是FPGA的发明者?7、Quartus和ISE分别是哪家公司的开发工具?8、产品在军品和宇航级上有较大优势的PLD生产商是,其产品有什么特点?第三章1、什么是“基于FPGA的设计”?2、简述FPGA 的设计流程。3、系统设计规范包含的内容?4、什么是功能仿真?5、什么是“综合”和“优化”?6、什么是时序仿真?7、FPGA设计中“布局、布线”阶段完成的具体工作是什么?8、进行FPGA器件选型时,应该考虑哪些方面的因素?9、可
3、综合设计时,模块划分的基本原则有哪些?10、什么是特殊逻辑?什么是核心逻辑?11、什么是模块之间存在“粘合逻辑”?12、模块之间存在粘合逻辑会给可综合设计带来什么影响?13、将相邻的组合逻辑放到同一个模块中有什么好处?14、组合电路设计应注意的问题?15、组合电路设计时,为什么要避免产生组合逻辑反馈环路?16、基于FPGA的时序电路设计中应该使用触发器还是锁存器?17、使用if-else和case设计选择器的区别?18、画图说明什么是触发器的建立时间,保持时间?19、什么是时钟树?它的作用是什么?20、什么是时钟策略?对于FPGA设计,应当采用怎样时钟策略才是合理的?21、简述基于FPGA的时
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGA 期末 复习 习题
限制150内