《数字逻辑电路》期末考试题期末考试卷测试卷AB卷带答案模拟试题试卷2.doc

《《数字逻辑电路》期末考试题期末考试卷测试卷AB卷带答案模拟试题试卷2.doc》由会员分享，可在线阅读，更多相关《《数字逻辑电路》期末考试题期末考试卷测试卷AB卷带答案模拟试题试卷2.doc（11页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、装订线- 院系： 专业班级： 学号： 姓名： 座位号： - 2021-2022学年第一学期期末考试试卷数字逻辑电路（A）卷命题教师： 任课教师： 课程代码：22801105适用班级：计算机科学与技术 教研室主任审核(签名)：教学主任(签名)：题 号一二三四五总分评卷人分 值2020102030得 分得 分一、（每小题2分，共20分）1、下列数中最大的数是 【D】A、（3C）16 B、（57）8C、（70）10 D、（1110010）22、8个输入端的编码器按二进制数编码时，输出端的个数是 【B】A、2个 B、3个C、4个 D、8个3、逻辑电路中的晶体管一般工作在【B】 A、放大区 B、饱和区或

2、截至区C、截至区D、饱和区4、同步时序电路和异步时序电路比较，其差异在于后者 【B】A、没有触发器； B、没有统一的时钟脉冲控制；C、没有稳定状态； D、输出只与内部状态有关；5、n个变量的逻辑函数全部最大项的个数有 【C】A、nB、2nC、2nD、2n-16、555定时器的结构如图1.1所示，如果芯片的5脚悬空；RD=VCC=5V，6脚输入4V电压，2脚输入2V电压，下列关于555电路说法正确的是 【 A】图1.1（题1.6图）A、UO输出低电平，放电开关V1导通； B、UO输出高电平，放电开关V1截止；C、UO输出低电平，放电开关V1截止； D、UO输出高电平，放电开关V1导通；7、图1.

3、2所示用74LS161（同步16进制计数器，Cr异步清零端、LD同步置数端、OC进位输出端，P、T计数允许端）构成的计数器正确的说法是 【D】A、同步置数法组成的9进制计数器；B、异步置数法组成的8进制计数器；C、同步置数法组成的10进制计数器；D、异步复位法组成的9进制计数器； 图1.2（ 题1.7图） 8、要使由与非门组成的基本RS 触发器保持原状态不变， 、端输入的信号应取 【A】A、 B、C、 D、9、为获得输出频率非常稳定的脉冲信号，应采用 【C】A、对称多谐振荡器B、555定时器组成的对称多谐振荡器C、石英晶体振荡器D、单稳态触发器10、下列关于TTL与非门闲置输入端的处理不正确的

4、是 【D】A、直接接电源电压VccB、与有用输入端并联使用C、外界干扰小时，可以剪断或悬空D、直接接地得 分二、（每小题2分，共20分）一、1、二进制数-110011的补码是 1001101 。2、D触发器的特征方程为，JK触发器的特征方程为。3、构造一个模16计数器至少需要 4 个触发器。4、逻辑函数的最简与或表达式是 A+BC+CD 。5、D/A转换器用来将输入的 数字量 转换为 模拟量 输出。6、数字逻辑电路中，按其功能特点和结构特点可将电路分为组合逻辑电路和时序逻辑电路 两种类型。7、组合逻辑电路的基本组成单元是 门电路 。8、三态输出门是指能输出高电平、低电平和 高阻 三种工作状态的

5、门电路。9、在图2.1所示的电路中，输出端Y与输入端A，B之间的逻辑关系为 Y=AB 。图2.1 题2.910、逻辑代数中的三条重要规则是代入规则、反演规则和对偶规则。得 分三、（正确的在题号后括号内填写“T”,错误的填写“F”）（每小题1分，共10分）1. TTL电路比CMOS电路功耗小。 （ F ）2. 逻辑变量和逻辑函数的取值只有0和1两种可能。 （ T ）3. 同步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。 （ T ） 4. 计数器在任意初始状态下都能进入到有效循环状态时，称其能自启动。 （ T ） 5. 施密特触发器可将输入的模拟信号变换成矩形脉冲输出。 （ T ） 6. 具

6、有推拉输出结构的TTL门电路的输出端可以直接并联使用 。 （ F ） 7. D/A转换器的位数n越少，能分辨的最小输出模拟电压就越小 。 （ F ） 8. 格雷码是一种无权码，也是一种循环码。 （ T ） 9. 优先编码器只对多个输入编码信号中优先权最高的信号进行编码。 （ T ） 10. 同步D触发器在CP=1期间，D端输入信号变化时，对输出Q端的状态没有影响。 （ F） 得 分四、分析作图题（每小题5分，共20分）1、写出图4.1所示电路表示的逻辑函数关系式图4.1 （题4.1） Y=；2、异步计数器如图4.2所示，试画出Q端的输出波形。图4.2 （题4.2）3、组合逻辑电路如图4.3所示

7、，请根据输入信号波形画出输出波形图。图4.3（题4.3）4、写出图4.4所示卡诺图中逻辑函数的最简与或表达式。图4.4（题4.4）F1(A,B,C,D)= ； F2(A,B,C,D)=；得分五、计算题（每小题15分，共30分）1、某机构有4台电动机的额定功率分别为10KW、10KW、20KW、30KW，电源设备的额定功率为45KW。若电动机的运行是随机的，试设计一个电源过载保护的逻辑电路。要求按照以下逻辑抽象进行设计：A、B分别表示两个10KW电机；C表示20KW电机，D表示30KW电机；电动机启动用1表示，反之用0表示；电源是否过载用Y表示，1表示过载，0为正常。回答以下问题：1.1、根据电

8、路描述列写真值表；（2分）1.2、根据真值表写出逻辑函数表达式；（2分）miABCDY0000001000102001003001114010005010106011007011118100009100101010100111011112110001311011141110015111111.3、化简得到的逻辑函数并转换成与非门形式，并画出与非门逻辑电路图。（4分）与非门逻辑电路图： 2分 2分1.4、用8选一的数据选择器来实现以上题目中设计得到的组合逻辑电路；(要有简单的过程，ABC接在地址端) （7分）解：由得到的逻辑关系式：(ABC接在地址码输入端)所以8选一数据选择器的输入数据为：D1

9、=D3=D5=D6=D7=D；其余数据端为0；5分电路图如下：图5.1（题5.1.4图）2分2、时序逻辑电路分析与设计（15分）；图5.2（题5.2图）2.1、根据电路写出时钟方程、驱动方程、状态方程；（5分）时钟方程： 1分驱动方程：2分 状态方程： 2分2.2、写出电路的状态转换表；（4分） 2.3、画出状态转换图；（3分）现 态次 态Q2n Q1n Q0nQ2n+1 Q1n+1 Q0n+10 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 00 0 01 0 10 1 01 1 00 1 01 1 10 0 02.4、根据状态图画出时序图；（3分）20

10、21-2022学年第一学期期末考试试卷数字逻辑电路（B）卷命题教师： 任课教师： 课程代码：22801105适用班级：计算机科学与技术 教研室主任审核(签名)：教学主任(签名)：题 号一二三四五总分评卷人分 值2020102030得 分得 分二、（每小题2分，共20分）1、下列各组数中是8进制的是 【D】A、37481 B、63957C、47EF8 D、274522、16个输入端的编码器按二进制数编码时，输出端的个数是 【】A、2个 B、3个C、4个 D、8个3、下列电路中，不属于组合逻辑电路的是 【】 A、译码器 B、全加器C、寄存器 D、编码器4、下列关于时序电路复位方式正确的说法是【】

11、A、同步复位和异步复位都可以电路复位到“0”，它们之间没有区别； B、同步复位只在时钟CLK有效时进行，它的优先级最高； C、异步复位与时钟CLK无关，它也是系统的直接复位； D、异步复位在CLK有效时完成，它的优先级最高；5、指出下列各式中哪个是四变量A、B、C、D的最大项 【】A、ABC B、A+B+C+DC、 D、6、555定时器的结构如图1.1所示，如果芯片的5脚悬空；RD=VCC=5V，6脚输入4V电压，2脚输入2V电压，下列关于555电路说法正确的是 【A】图1.1 （题1.6图）A、UO输出低电平，放电开关V1导通； B、UO输出高电平，放电开关V1截止；C、UO输出低电平，放电

12、开关V1截止； D、UO输出高电平，放电开关V1导通；7、两片74LS290芯片扩展而成的计数器，最大模数是 【D】A、80 B、20 C、54 D、1008、由与非门组成的基本RS 触发器不允许输入的变量组合、为 【D】 A、 B、 C、 D、9、为获得输出频率非常稳定的脉冲信号，应采用 【C】 A、对称多谐振荡器B、555定时器组成的对称多谐振荡器 C、石英晶体振荡器D、单稳态触发器10、将TTL与非门作非门使用，则多余输入端应做的处理是 【A】 A、全部接高电平B、部分接高电平，部分接地C、全部接地D、部分接地，部分悬空得 分二、（每小题2分，共20分）二、1、十进制数386的8421B

13、CD码是 0011 1000 0110 。2、欲使D触发器按工作，应使输入D=3、实现25个状态的同步时序电路最少需用 5 个触发器。4、逻辑函数的最简与或表达式是。5、D/A转换器的转换精度主要由分辨率和转换误差来决定。6、数字逻辑电路中，按其功能特点和结构特点可将电路分为组合逻辑电路和时序逻辑电路两种类型。7、根据地址信号的要求从多路输入数据中选择其中一路输出的逻辑电路称为 _数据选择器_ _。8、OC门称为集电极开路门，多个OC门输出端并联到一起可实现_与 _功能。9、在数字逻辑电路中，三极管工作在 截止 状态和 饱和 状态。10、逻辑代数中的三种最基本的逻辑运算是与、或、非 。得 分三

14、、（正确的在题号后括号内填写“T”,错误的填写“F”）（每小题1分，共10分）1. TTL电路比CMOS电路功耗大。 （ F ）2. 逻辑变量和逻辑函数的取值只有0和1两种可能。 （ T ）3. 在时序逻辑电路中，若所有的按触发器都在同一个时钟脉冲CP的控制下动作，则该电路为异步时序逻辑电路。 （ F ）4.双向移位寄存器不可能同时执行左移和右移功能。 （ F ） 5. 施密特触发器可用于波形的变换与整形。 （ T ） 6. 具有推拉输出结构的TTL门电路的输出端可以直接并联使用。 （ F ） 7. A/D转换器用来将输入的数字量转换为模拟输出。 （ F ）8. 采用奇偶校验码能有效的提高设备

15、的抗干扰能力。 （ T ） 9.显示译码器主要由译码器和驱动电路组成。 （ T ） 10. 同步JK触发器在CP=1期间，J、K端输入信号变化时，输出Q端的状态相应发生变化。 （ T ） 得 分四、分析作图题（每小题5分，共20分）1、写出图4.1所示电路表示的逻辑函数关系式图4.1 （题4.1）Y=；2、异步计数器如图4.2所示，试画出Q端的输出波形。图4.2 （题4.2）3、组合逻辑电路如图4.3示，请根据输入信号波形画出输出波形图。图4.3 （题4.3）4、写出图4.4所示卡诺图中逻辑函数的最简与或表达式。图4.4（题4.4）F1(A,B,C,D)=； F2(A,B,C,D)= ；得 分

16、五、计算题（每小题15分，共30分）1、已知逻辑函数为；1.1、化简逻辑函数F，试用尽可能少的与非门实现F，并画出与非门逻辑电路 图； (5分) 化简与变换逻辑函数:逻辑函数化简为：3分2分1.2、试用3-8线译码器和少量逻辑门实现上题得到F函数；（需要简单的过程，提示：化简后是3变量的逻辑函数）(5分) 3分2分 图5.1 （题5.1.2图） 1.3、用8选一的数据选择器来实现以上题目中设计得到的组合逻辑电路；（要有必要的过程) (5分)所以8选一数据选择器的输入数据为：D1=D3=D4=D5=1；其余数据端为0；3分电路图如下：2分 图5.2 (题5.1.3图) 2、时序逻辑电路分析与设计；图5.3 (题5.2图)2.1、根据电路写出时钟方程、驱动方程、状态方程；（5分） 时钟方程：1分 驱动方程：2分 状态方程：2分2.2、写出电路的状态转换表；（4分） 现 态次 态Q2n Q1n Q0nQ2n+1 Q1n+1 Q0n+10 0 00 0 10 0 1 0 1 10 1 1 1 0 11 0 1 1 1 11 1 10 0 00 1 0 1 0 11 0 0 1 0 11 1 0 0 0 12.3、画出状态转换图；（3分）2.4、根据状态图画出时序图；（3分）第21页，共8页第22页，共8页