SOC系统的结构设计.ppt
《SOC系统的结构设计.ppt》由会员分享,可在线阅读,更多相关《SOC系统的结构设计.ppt(53页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、第五讲第五讲SOC系统的结构设计系统的结构设计(1)嵌入式系统是嵌入式系统是SOC的基本结构的基本结构l所谓嵌入式系统是计算机应用的一种方式。l在嵌入式系统中,计算机硬件和软件结合在起,构成一个专门的计算装置,这种计算装置设有普通计算机所提供的那些许多便利的用户接口和软件工具,一般不能进行用户再编程。l嵌入式系统工作在与外界发生交互并受到时间约束的环境中,在没有人工干预的情况下进行实时运行。l嵌入式系统不再具有普通计算机的形态和功能,是一个大系统或大的电子设备的一部分。嵌入式系统是嵌入式系统是SOC的基本结构的基本结构l嵌入式系统具有如下特点:(1)完成单一或一组紧密相关的特定功能。(2)系统
2、作为整个设备的一部分,其运行一般不需要人工干预。(3)具有高性能和实时处理的要求。(4)良好的电磁兼容性。嵌入式系统是嵌入式系统是SOC的基本结构的基本结构lSOC以嵌入式系统为核心,集软件、硬件于一身,并追求产品系统最大包容的集成,是微电子领域IC设计的必然趋势和最终目标,也是现代电子系统设计开发的最佳选择。系统集成芯片的硬件结构系统集成芯片的硬件结构l系统集成芯片可分为两种类型:l一 种 是 专 用 的 SOC芯 片,这 类 芯 片 是 专 用 集 成 电 路ASIC(Application Specific Integrate Circuits)向系统级集成的自然发展,l一类是通用类型的
3、SOC芯片,在这类SOC上,将绝大部分部件,如RISC处理器,DSP、RAM、接口电路等集成在芯片上,同时提供用户设计所需要的可编程逻辑资源和软件编程所需的资源。系统集成芯片的硬件结构系统集成芯片的硬件结构系统集成芯片的硬件组成系统集成芯片的硬件组成 专用硬件专用硬件l专用硬件是为某种专门应用的算法或功能设计的部件。l采用专用硬件,由于是专门优化设计的,容易得到高速高效的应用效果。对于方法比较特殊而且速度要求较高的功能模块,一般都可以考虑采用专用硬件。l通常,除制成ASIC外,专用硬件也可以由可编程逻辑资源实现。系统集成芯片的硬件组成系统集成芯片的硬件组成 嵌入式处理器嵌入式处理器l在SOC中
4、,往往集成了一个或若干个处理器,包括RISC处理器、DSP以及为某些专门应用设计的专用指令集处理器(Application Specific Instruction Set Processor)。l这些处理器是SOC的一个组成部分,和SOC的其余部件融合在一起,构成一个完整的系统,因此,将SOC上的处理器称为嵌入式处理器。系统集成芯片的硬件组成系统集成芯片的硬件组成 嵌入式处理器嵌入式处理器l把 所 有 处 理 器 统 称 为 指 令 集 构 造 部 件 ISA(Instruction Set Architecture,简称为ISA)。lISA是可编程的,灵活性大,系统功能的改善和升级都比较方
5、便。l可编程和基于微代码的先进处理引擎设计。系统集成芯片的硬件组成系统集成芯片的硬件组成 嵌入式处理器嵌入式处理器l在SOC中,系统的控制任务通常由RISC CPU担任。lSOC具有确定的应用背景,其中的处理器所承担的任务是单一的、明确的。因此,无论从硬件资源的利用,还是从处理器所承担的任务考虑,在SOC中采用RISC处理器是适宜的。系统集成芯片的硬件组成系统集成芯片的硬件组成 嵌入式处理器嵌入式处理器lCISC不适合作为嵌入式处理器的原因:l第一,CISC包含为数众多的指令,但其使用频度并不平衡。大量程序运行的统计表明,常用的指令是诸如传递、比较、转移、循环和加法等操作比较简单的指令,这类指
6、令仅占CISC指令集的20%左右。一些操作极其复杂的指令,尽管花费了大量的机器执行时间,占用了宝贵的芯片面积,以保存这些指令的微程序,但这些指令的使用频度极低。因此,用硬件实现这些指令有时并非必要。系统集成芯片的硬件组成系统集成芯片的硬件组成 嵌入式处理器嵌入式处理器l第二,微指令的结构限制了CISC CPU速度的进一步提高。在20世纪80年代以前,由于当时微电子技术发展水平的限制,存放微指令的控存和存放程序的主存的工作速度差距较大,前者比后者快5倍10倍,因此,将一条指令分成若干个微周期(机器周期)执行,以使若干个微周期与一个主存周期相匹配,这种安排对提高处理器的性能是有利的,但是随着微电子
7、技术的发展,半导体存储器的工作速度成倍提高,高速缓存(Cache)普遍应用。控存与主存(包括高速缓存)的速度差距明显缩小,一个微指令周期与机器周期已非常接近。采用微程序方法,即使最简单的指令也需花费几个机器周期才能完成,这就限制了计算机工作速度的提高。系统集成芯片的硬件组成系统集成芯片的硬件组成 嵌入式处理器嵌入式处理器l第三,CISC结构不利于并行处理方法。提高计算机速度的一个主要途径是实现指令级并行处理,目前广泛采用了流水线操作和超标量处理等先进技术。由于CISC指令结构复杂,格式不固定,长度不相同,使得上述技术难以在CISC上应用,即使在CISC上采用流水线技术,其结构也相当复杂,效率也
8、不尽如入意。系统集成芯片的硬件组成系统集成芯片的硬件组成 片上片上RAM和和ROMl片上RAM是SOC必需的组成部分,为了满足SOC对数据高速处理的需要,有些芯片上存储器甚至占了资源的一半以上。lSOC的ROM通常是EPROM或E2PROM,主要供固化应用软件使用。(?)系统集成芯片的硬件组成系统集成芯片的硬件组成 片上总线系统片上总线系统l基于IP复用的设计方法已经在SoC设计中得到了广泛应用。l基于IP复用的设计方法的关键是建立片上总线(OCB,on-chip bus)。l片上总线除了必须具有正确、高效和灵活的特点外,还必须具有可复用性。这样,就可以实现IP芯核的可移植性和IP设计的可复用
9、性,就可以充分地利用公共外设核处理器,就可以提高从公共设计平台创建产品的定制化能力。片上总线系统片上总线系统l近年来,许多公司相继制定了一些OCB标准,其中影响较大的有:lCoreConnect总线lAMBA(Advanced Microcontroller Bus Architecture)总线lOCP(OpenCore Protocol)总线lWishbone总线片上总线系统片上总线系统 CoreConnect总线总线lCoreConnect总线规范是IBM公司设计的一种SoC总线协议,它能够使处理器、内存控制器和外设在基于标准产品平台设计中的集成和复用更加灵活,从而提高整个系统性能。片上
10、总线系统片上总线系统 CoreConnect总线总线lCoreConnect总线采用了总线分段的方式,共提供了三种基本类型总线:l处理器局部总线PLB(Processor Local Bus)l片内外设总线OPB(On-Chip Peripheral Bus)l器件控制寄存器总线DCR(Device Control Register)lCoreConnect还提供连接高性能总线和低性能总线的OPB桥。片上总线系统片上总线系统 CoreConnect总线总线片上总线系统片上总线系统 CoreConnect总线总线lCoreConnect总线中的PLB总线是一种高带宽、低延迟、高性能的处理器内部总
11、线。高速的CPU核、高速存储器控制器、仲裁器、高速的DMA控制器等高性能、宽带宽的设备都连接在PLB上。片上总线系统片上总线系统 CoreConnect总线总线lCoreConnect总线中的OPB总线用于连接具有不同的总线宽度及时序要求的外设和内存,以使这些外设和内存能够尽量减少对PLB性能的影响。通常,一些低性能的设备都连接在OPB总线上。在PLB和OPB之间有一个OPB桥,用来实现PLB主设备与OPB从设备之间的数据传输。片上总线系统片上总线系统 CoreConnect总线总线lCoreConnect总线中的DCR总线主要用来配置PLB和OPB主/从设备中的状态寄存器和控制寄存器,该总线
12、可以使PLB从低性能状态中减小负荷,更有效的控制读写传输。DCR总线取消了内存地址映射配置寄存器,因此,可以减少读取操作,增加处理器内部总线的带宽。片上总线系统片上总线系统 CoreConnect总线总线片上总线系统片上总线系统 CoreConnect总线总线片上总线系统片上总线系统 CoreConnect总线总线lCoreConnect总线是一种完整的、通用的解决方案,它被认为是一种很好的结构性总线,主要应用于高性能嵌入式系统的设计。片上总线系统片上总线系统 AMBA总线总线lAMBA(Advanced Microcontroller Bus Architecture)总线规范是ARM公司设
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- SOC 系统 结构设计
限制150内