第三章逻辑门电路康华光优秀课件.ppt

《第三章逻辑门电路康华光优秀课件.ppt》由会员分享，可在线阅读，更多相关《第三章逻辑门电路康华光优秀课件.ppt（58页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第三章 逻辑门电路康华光信息与电气工程学院第1页，本讲稿共58页信息与电气工程学院教学基本要求：教学基本要求：1、了解半导体器件的开关特性。了解半导体器件的开关特性。2、熟熟练练掌掌握握基基本本逻逻辑辑门门（与与、或或、与与非非、或或非非、异异或或门门）、三三态态门门、OD门门（OC门门）和和传传输输门门的的逻逻辑辑功功能。能。3、学会门电路逻辑功能分析方法。学会门电路逻辑功能分析方法。4、掌握掌握逻辑门的主要参数及在应用中的接口问题。逻辑门的主要参数及在应用中的接口问题。第二章第二章 逻辑门电路逻辑门电路第2页，本讲稿共58页信息与电气工程学院3.1 MOS逻辑门逻辑门1、逻辑门逻辑门:实现

2、基本逻辑运算和复合逻辑运算的单元电路。实现基本逻辑运算和复合逻辑运算的单元电路。2、逻辑门电路的分类逻辑门电路的分类二极管门电路二极管门电路三极管门电路三极管门电路TTL门电路门电路MOS门电路门电路PMOS门门CMOS门门逻辑门电路路分立门电路分立门电路集成集成门电路路NMOS门门3.1.1数字集成数字集成电路路简介介第3页，本讲稿共58页信息与电气工程学院1.CMOS集成电路集成电路:广泛应用于超大规模、甚大规模集成电路广泛应用于超大规模、甚大规模集成电路 4000 4000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢与与TTL不不兼容兼容抗干扰抗干扰功耗低功耗低74L

3、VC 74VAUC速度加快速度加快与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低速度两倍于速度两倍于74HC与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低低低(超低超低)电压电压速度更加快速度更加快与与TTL兼容兼容负载能力强负载能力强抗干扰功耗低抗干扰功耗低 7474系列系列74LS系列系列74AS系列系列 74ALS2.TTL 集成电路集成电路:广泛应用于中大规模集成电路广泛应用于中大规模集成电路3.1.1 数字集成电路简介数字集成电路简介第4页，本讲稿共58页信息与电气工程学院3.1.2 逻辑门电路的一般特性路的一般特性1.1.输入和输出的高、低电平输入和

4、输出的高、低电平 vO vI 驱动门驱动门G1 负载门负载门G2 1 1 输出高电平的下限值输出高电平的下限值 VOH(min)输入低电平的上限值输入低电平的上限值 VIL(max)输入高电平的下限值输入高电平的下限值 VIL(min)输出低电平的上限值输出低电平的上限值 VOH(max)输出出高高电平平+VDD VOH(min)VOL(max)0 G1门门vO范范围 vO 输出出低低电平平 输入入高高电平平VIH(min)VIL(max)+VDD 0 G2门门vI范范围 输入入低低电平平 vI 第5页，本讲稿共58页信息与电气工程学院VNH 当前级门输出高电平的最小当前级门输出高电平的最小值

5、时值时允许负向噪声电压的最大值允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：负载门输入高电平时的噪声容限：VNL 当前级门输出低电平的最大当前级门输出低电平的最大值时值时允许正向噪声电压的最大值允许正向噪声电压的最大值负载门输入低电平时的噪声容限负载门输入低电平时的噪声容限：2.噪声容限噪声容限VNH=VOH(min)VIH(min)VNL=VIL(max)VOL(max)在保证输出电平不变的条件下，输入电平允许波动的范围。它表在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力示门电路的抗干扰能力 1 驱动驱动门门 vo 1 负载门负载门 vI 噪声噪声 第

6、6页，本讲稿共58页信息与电气工程学院类型参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.传输延迟时间传输延迟时间传输延迟时间是表征门电路开关速传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间于输入波形延迟了多长的时间。CMOS电路传输延迟时间电路传输延迟时间 tPHL 输出输出 50%90%50%10%tPLH tf tr 输入输入 50%50%10%90%第7页，本讲稿

7、共58页信息与电气工程学院4.4.功耗功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流空载时电源总电流ID与电源电压与电源电压VDD的乘积。的乘积。5.延时延时 功耗积功耗积是速度功耗综合性的指标是速度功耗综合性的指标.延时延时 功耗积功耗积，用符号，用符号DP表示表示扇入数：取决于逻辑门的输入端的个数。扇入数：取决于逻辑门的输入端的个数。6.扇入与扇出数扇入与扇出数动态功耗：指的是电路在输出状态转换时的功耗，动态功耗：指的是电路在输出状态转换时的功耗，对于对于TTL门电路来说，静态功耗是主要的。门电路来说，静态功耗是

8、主要的。CMOS电路的静态功耗非常低，电路的静态功耗非常低，CMOS门电路有动态功耗门电路有动态功耗第8页，本讲稿共58页信息与电气工程学院扇出数：扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。是指其在正常工作情况下，所能带同类门电路的最大数目。（a)带拉电流负载带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。负载门的个数。高电平高电平扇出数扇出数:IOH:驱动门的的输出端出端为高高电平平电流流I

9、IH:负载门的的输入入电流流为。第9页，本讲稿共58页信息与电气工程学院(b)带灌电流负载带灌电流负载当负载门的个数增加时，总的灌电流当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起将增加，同时也将引起输出低电压输出低电压VOL的升高。当输出为低电平，并且保证不超过输的升高。当输出为低电平，并且保证不超过输出低电平的上限值。出低电平的上限值。IOL：驱动门的输出端为低电平电流：驱动门的输出端为低电平电流IIL：负载门输入端电流之和：负载门输入端电流之和第10页，本讲稿共58页信息与电气工程学院电路类型电源电压/V传输延迟时间/ns静态功耗/mW功耗延迟积/mW-ns直流噪声容限 输出

10、逻辑摆幅/VVNL/VVNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL158530255077.513ECLCE10K系列5.2225500.1550.1250.8CE100K系列4.50.7540300.1350.1300.8CMOSVDD=5V5455103225 1032.23.45VDD=15V151215103180 1036.59.015高速CMOS5811038 1031.01.55各类数字集成电路主要性能参数的比较各类数字集成电路主要性能参数的比较第11页，本讲稿共58页信息与电气工程学院3.1.3 M

11、OS开关及其等效开关及其等效电路路：MOS管工作在可变电阻区，输出低电平管工作在可变电阻区，输出低电平:MOS管截止，管截止，输出高电平输出高电平当当I VT第12页，本讲稿共58页信息与电气工程学院MOS管相当于一个由管相当于一个由vGS控制控制的无触点开关。的无触点开关。MOS管工作在可变电阻区，管工作在可变电阻区，相当于开关相当于开关“闭合闭合”，输出为低电平。输出为低电平。MOS管截止，管截止，相当于开关相当于开关“断开断开”输出为低电平。输出为低电平。当输入为低电平时：当输入为低电平时：当输入为高电平时：当输入为高电平时：第13页，本讲稿共58页信息与电气工程学院3.1.4 CMOS

12、 反相器反相器1.1.工作原理工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止截止导通导通10 V10 V 10V 0V导通导通截止截止 0 VVTN=2 VVTP=2 V逻辑图逻辑图逻辑表达式逻辑表达式逻辑真值表逻辑真值表0110vi(A)vO(L)第14页，本讲稿共58页信息与电气工程学院2.2.电压传输特性和电流传输特性电压传输特性和电流传输特性电压传输特性特性第15页，本讲稿共58页信息与电气工程学院3.CMOS3.CMOS反相器的工作速度反相器的工作速度在由于电路具有互补对称的性质，它的开通时间与关在由

13、于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：闭时间是相等的。平均延迟时间：10 ns。带电容负载带电容负载第16页，本讲稿共58页信息与电气工程学院A BTN1 TP1 TN2 TP2L0 00 11 01 1截止截止 导通导通 截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止 截止截止导通导通导通导通1110与非门与非门1.CMOS 与非门与非门vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)(a)电路结构电路结构(b)(b)工作原理工作原理VTN=2 VVTP=2 V0V10VN输入的与非门的电路输

14、入的与非门的电路?输入端增加有什么问题输入端增加有什么问题?3.1.5 CMOS 逻辑门逻辑门第17页，本讲稿共58页信息与电气工程学院或非门或非门2.2.CMOS 或非门或非门+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止截止导通通截止截止导通通 导通通导通通导通导通截止截止截止截止导通导通截止截止截止截止截止截止截止截止导通通导通通1000AB10V10VVTN=2 VVTP=2 VN输入的或非门的电路的结构输入的或非门的电路的结构?输入端增加有什么问题输入端增加有什么问题?第18页，本讲稿共58页信息与电气工程学院3.异

15、或门电路异或门电路=AB第19页，本讲稿共58页信息与电气工程学院4.4.输入保入保护电路和路和缓冲冲电路路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。具有相同的输入和输出特性。第20页，本讲稿共58页信息与电气工程学院1.CMOS漏极开路门漏极开路门1.）CMOS漏极开路门的提出漏极开路门的提出输出短接，在一定情况下输出短接，在一定情况下会产生低阻通路，大电流会产生低阻通路，大电流有可能导致器件的损毁，有可能导致器件的损毁，并且无法确定输出是高电并且无法确定输出是高电平还是低电平。平还是低电平。3.1.6

16、CMOS漏极开路（漏极开路（OD）门和三态输出门电路）门和三态输出门电路+VDDTN1TN2AB+VDDAB01第21页，本讲稿共58页信息与电气工程学院（2）漏极开路门的结构与逻辑符号漏极开路门的结构与逻辑符号(c)(c)可以实现线与功能可以实现线与功能+VDDVSSTP1TN1TP2TN2ABL电路电路逻辑符号逻辑符号(b)(b)与非逻辑不变与非逻辑不变漏极开路门输出连接漏极开路门输出连接(a)(a)工作时必须外接电源和电阻工作时必须外接电源和电阻第22页，本讲稿共58页信息与电气工程学院(2)上拉电阻对上拉电阻对OD门动态性能的影响门动态性能的影响Rp的值愈小，负载电容的充电时间的值愈小

17、，负载电容的充电时间常数亦愈小，因而开关速度愈快常数亦愈小，因而开关速度愈快。但功耗大但功耗大,且可能使输出电流超过允且可能使输出电流超过允许的最大值许的最大值IOL(max）。电路带电容负载电路带电容负载1 10 0CL LRp的值大，可保证输出电流不能超的值大，可保证输出电流不能超过允许的最大值过允许的最大值IOL(max）、）、功耗小功耗小。但负载电容的充电时间常数亦愈大，但负载电容的充电时间常数亦愈大，开关速度因而愈慢开关速度因而愈慢。第23页，本讲稿共58页信息与电气工程学院最不利的情况：最不利的情况：只有一个只有一个 OD门导通，门导通，110为保证低电平输出为保证低电平输出OD门

18、的门的输输出电流不能超过允许的最大值出电流不能超过允许的最大值 IOL(max)且且VO=VOL(max），RP不不能太小能太小。当当VO=VOL+V DDIILRP&n&m&kIIL（total)IOL（max)第24页，本讲稿共58页信息与电气工程学院当当VO=VOH+V DDRP&n&m&111IIH（total)I0H（total)为使得高电平不低于规定的为使得高电平不低于规定的VIH的的最小值，则最小值，则Rp的选择不能过大。的选择不能过大。Rp的最大值的最大值Rp(max)：第25页，本讲稿共58页信息与电气工程学院2.三态三态(TSL)输出门电路输出门电路10011截止截止导通导

19、通111高阻高阻 0 输出输出L输入输入A使能使能EN0011 10 00截止截止导通导通010截止截止截止截止X1逻辑功能：高电平有效的同相逻辑门逻辑功能：高电平有效的同相逻辑门0 1第26页，本讲稿共58页信息与电气工程学院3.1.7 CMOS传输门传输门(双向模双向模拟开关开关)1 1.CMOS传输门电路路电路路逻辑符号符号I/Oo/IC等效等效电路路第27页，本讲稿共58页信息与电气工程学院2、CMOS传输门电路的工作原理传输门电路的工作原理 设设TP:|VTP|=2V，TN:VTN=2V I的变化范围为的变化范围为5V到到+5V。5V+5V 5V到到+5V GSN0,TP截止截止1）

20、当）当c=0，c=1时时c=0=-5V，cc =1=+5V第28页，本讲稿共58页信息与电气工程学院 C TP vO/vI vI/vO+5V 5V TN C+5V5V GSP=5V (3V+5V)=2V 10V GSN=5V (5V+3V)=(102)V b、I=3V5V GSNVTN,TN导通导通a、I=5V3VTN导通，导通，TP导通导通 GSP|VT|,TP导通导通C、I=3V3V2）当）当c=1，c=0时时第29页，本讲稿共58页信息与电气工程学院传输门组成的数据选择器传输门组成的数据选择器C=0TG1导通导通,TG2断开断开 L=XTG2导通导通,TG1断开断开 L=YC=1传输门的

21、应用传输门的应用第30页，本讲稿共58页信息与电气工程学院CMOS逻辑集成器件集成器件发展使它的技展使它的技术参数从参数从总体上来体上来说已已经达达到或者超到或者超过TTLTTL器件的水平。器件的水平。CMOS器件的功耗低、扇出数大，器件的功耗低、扇出数大，噪声容限大，静噪声容限大，静态功耗小，功耗小，动态功耗随功耗随频率的增加而增加。率的增加而增加。参数系列传输延迟时间tpd/ns(CL=15pF)功耗(mW)延时功耗积(pJ)4000B751(1MHz)10574HC101.5(1MHz)1574HCT131(1MHz)13BiCMOS2.90.00037.50.00087223.1.8

22、CMOS逻辑门电路的技术参数逻辑门电路的技术参数CMOS门电路各系列的性能比较门电路各系列的性能比较第31页，本讲稿共58页信息与电气工程学院3.2 TTL逻辑门3.2.1 BJT的开关特性的开关特性iB 0，iC 0，vOVCEVCC，c、e极之间近似于开路极之间近似于开路vI=0V时时:iB ibs，iC ics，vOVCE0.2V，c、e极之间近似于短路极之间近似于短路vI=5V时时:第32页，本讲稿共58页信息与电气工程学院A.截止状态.Je、Jc皆反偏，皆反偏，ib=0，ic=0.VO=VCE=VCC-iCRC VCC.可靠截止条件：可靠截止条件：VBE 0V。B.放大状态.Je正偏

23、正偏,Jc反偏反偏,iC=iB；.VO=VCE=VCCiCRC，iC与与iB增加增加VO减小。减小。C.饱和状态.Je正偏正偏.Jc正偏；正偏；.iB=IBS=ICS/；.iC=ICS=(VCC 0.7V)/RC VCC/RC；.VCES一般为一般为0.1V 0.3V。三极管三极管B-E和和C-E之间相当于一个闭之间相当于一个闭合的开关。合的开关。1.BJT的开关条件的开关条件第33页，本讲稿共58页信息与电气工程学院2.BJT的开关时间的开关时间从截止到导通从截止到导通开通时间开通时间ton(=td+tr)从导通到截止从导通到截止关闭时间关闭时间toff(=ts+tf)BJT饱和与截止两种状

24、态的相饱和与截止两种状态的相互转换需要一定的时间才能完成。互转换需要一定的时间才能完成。第34页，本讲稿共58页信息与电气工程学院CL的充、放电过程均需经历一定的充、放电过程均需经历一定的时间，必然会增加输出电压的时间，必然会增加输出电压 O波波形的上升时间和下降时间，导致基形的上升时间和下降时间，导致基本的本的BJT反相器的开关速度不高。反相器的开关速度不高。3.2.2基本基本BJT反相器的反相器的动态性能性能若带电容负载若带电容负载故需设计有较快开关速度的实用型故需设计有较快开关速度的实用型TTL门电路。门电路。第35页，本讲稿共58页信息与电气工程学院输出级输出级T3、D、T4和和Rc4

25、构构成推拉式的输出级。成推拉式的输出级。用于提高开关速度用于提高开关速度和带负载能力。和带负载能力。中间级中间级T2和电阻和电阻Rc2、Re2组成，从组成，从T2的集电结和发射的集电结和发射极同时输出两个相极同时输出两个相位相反的信号，作位相反的信号，作为为T T3 3和和T T4 4输出级的输出级的驱动信号；驱动信号；Rb1 4k W Rc2 1.6k W Rc4 130 W T4 D T2 T1+vI T3+vO 负载 Re2 1K W VCC(5V)输入级输入级 中间级中间级输出级输出级 3.2.3 TTL反相器的基本反相器的基本电路路1.1.电路组成电路组成输入级输入级T1和电阻和电阻

26、Rb1组成。用于提高组成。用于提高电路的开关速度电路的开关速度第36页，本讲稿共58页信息与电气工程学院2.TTL反相器的工作原理（逻辑关系、性能改善）反相器的工作原理（逻辑关系、性能改善）（1 1）当输入为低电平（）当输入为低电平（I I =0.2 V）T1 深度饱和深度饱和截止导通导通截止饱和低电平T4D4T3T2T T1 1输入高电平输出出T2、T3截止，截止，T4、D导通导通第37页，本讲稿共58页信息与电气工程学院（2）当输入为高电平（）当输入为高电平（I=3.6 V）T2、T3饱和导通饱和导通 T1:倒置的放大状态倒置的放大状态 T4和和D截止截止使输出为低电平使输出为低电平.vO

27、=vC3=VCES3=0.2V第38页，本讲稿共58页信息与电气工程学院输入A输出L0110逻辑真值表逻辑真值表 逻辑表达式表达式 L =A 饱和饱和截止截止T T4 4低电平低电平截止截止截止截止饱和饱和倒置工作倒置工作高电平高电平高电平高电平导通导通导通导通截止截止饱和饱和低电平低电平输出输出D D4 4T T3 3T T2 2T T1 1输入输入第39页，本讲稿共58页信息与电气工程学院1.TTL与非门电路与非门电路多发射极多发射极BJT T1e e bc eeb cA&BAL=B3.2.4 TTL逻辑门电路路第40页，本讲稿共58页信息与电气工程学院2.TTL与非门电路的工作原理与非门

28、电路的工作原理 任一输入端为低电平时任一输入端为低电平时:TTL与非门各级工作状态与非门各级工作状态 IT1T2T4T5 O输入全为高输入全为高电平电平(3.6V)倒置使用的放倒置使用的放大状态大状态饱和饱和截止截止饱和饱和低电平低电平（0.2V）输入有低电输入有低电平平(0.2V)深饱和深饱和截止截止放大放大截止截止高电平高电平（3.6V）当全部输入端为高电平时：当全部输入端为高电平时：输出低电平输出低电平 输出高电平输出高电平 第41页，本讲稿共58页信息与电气工程学院2.TTL或非或非门 若若A、B中有一个为高电平中有一个为高电平:若若A、B均为低电平均为低电平:T2A和和T2B均将截止

29、，均将截止，T3截止。截止。T4和和D饱和，饱和，输出为高电平。输出为高电平。T2A或或T2B将饱和，将饱和，T3饱和，饱和，T4截止，截止，输出为低电平。输出为低电平。逻辑表达式逻辑表达式第42页，本讲稿共58页信息与电气工程学院vOHvOL输出为低电平输出为低电平的逻辑门输出的逻辑门输出级的损坏级的损坏3.2.5 集集电极开路极开路门和三和三态门电路路1.1.集集电极开路极开路门电路路第43页，本讲稿共58页信息与电气工程学院a）集集电极开路与非极开路与非门电路路b）使用时的外电路连接使用时的外电路连接C）逻辑功能逻辑功能L=A BOC门输出端连接实现线与门输出端连接实现线与VCC第44页

30、，本讲稿共58页信息与电气工程学院2.三态与非门三态与非门(TSL)当当EN=3.6V时时CS数据输入端输出端LAB10010111011100三态与非门真值表三态与非门真值表 第45页，本讲稿共58页信息与电气工程学院3.6逻辑门电路使用中的几个路使用中的几个实际问题3.6.1各种各种门电路之路之间的接口的接口问题3.6.2门电路路带负载时的接口的接口问题第46页，本讲稿共58页信息与电气工程学院1)驱驱动动器器件件的的输输出出电电压压必必须须处处在在负负载载器器件件所所要要求求的的输输入入电电压压范围，包括高、低电压值（属于电压兼容性的问题）。范围，包括高、低电压值（属于电压兼容性的问题）

31、。在数字电路或系统的设计中，往往将在数字电路或系统的设计中，往往将TTL和和CMOS两种器件混两种器件混合使用，以满足工作速度或者功耗指标的要求。由于每种器件合使用，以满足工作速度或者功耗指标的要求。由于每种器件的电压和电流参数各不相同，因而在这两种器件连接时，要满的电压和电流参数各不相同，因而在这两种器件连接时，要满足驱动器件和负载器件以下两个条件：足驱动器件和负载器件以下两个条件：2)驱动器件必须对负载器件提供足够大的拉电流和驱动器件必须对负载器件提供足够大的拉电流和灌电流灌电流（属于门电路的扇出数问题）。（属于门电路的扇出数问题）。3.6.1各种各种门电路之路之间的接口的接口问题第47页

32、，本讲稿共58页信息与电气工程学院vOvI驱动门驱动门 负载门负载门1 1 VOH(min)vO VOL(max)vI VIH(min)VIL(max)负载器件所要求的输入电压负载器件所要求的输入电压VOH(min)VIH(min)VOL(max)VIL(max)第48页，本讲稿共58页信息与电气工程学院灌电流灌电流IILIOLIIL拉电流拉电流IIHIOHIIH101111n个个011101n个个对负载器件提供足够大的拉电流和灌电流对负载器件提供足够大的拉电流和灌电流 IOH(max)IIH(total)IOL(max)IIL(total)第49页，本讲稿共58页信息与电气工程学院两两种种不

33、不同同类类型型的的集集成成电电路路相相互互连连接接，驱驱动动门门必必须须要要为为负负载载门门提供符合要求的高低电平和足够的输入电流，即要满足下列条件：提供符合要求的高低电平和足够的输入电流，即要满足下列条件：驱动门的驱动门的VOH（min）负载门的负载门的VIH（min）驱动门的驱动门的VOL（max）负载门的负载门的VIL（max）驱动门的驱动门的IOH（max）负载门的负载门的IIH（总）（总）驱动门的驱动门的IOL（max）负载门的负载门的IIL（总）（总）第50页，本讲稿共58页信息与电气工程学院2、CMOS门驱动门驱动TTL门门VOH（min)=4.9V VOL(max)=0.1VT

34、TL门（门（74系列）系列）：VIH(min)=2V VIL(max)=0.8VIOH（max)=-0.51mAIIH（max)=20 AVOH(min)VIH(min)VOL(max)VIL(max)带拉电流负载带拉电流负载输出、输入电压输出、输入电压带灌电流负载带灌电流负载?CMOS门门(4000系列）：系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max)IIH(total)第51页，本讲稿共58页信息与电气工程学院例例 用一个用一个74HC00与非门电路驱动一个与非门电路驱动一个74系列系列TTL反相器和六个反相器和六个74LS系列逻辑系列逻辑门电路。试

35、验算此时的门电路。试验算此时的CMOS门电路是否过载？门电路是否过载？VOH（min)=3.84V VOL(max)=0.33VIOH（max)=-4mAIOL（max)=4mA 74HC00：IIH（max)=004mAIIL（max)=1.6mA74系列：系列：VIH（min)=2V VIL(max)=0.8V&111CMOS门门74系列系列74LS74LS系列系列74LS系列系列IIL（max)=-0.4mAIIH（max)=0.02mAVOH(min)VIH(min)VOL(max)VIL(max)第52页，本讲稿共58页信息与电气工程学院总的输入电流总的输入电流:IIL(total)

36、=1.6mA+6 0.4mA=4mA灌电流情况灌电流情况 拉电流情况拉电流情况 74HC00:IOH(max)=4mA74系列反相器系列反相器:IIH(max)=0.04mA74LS门：门：IIH(max)=0.02mA总的输入电流总的输入电流:IIH(total)=0.04mA+6 0.02mA=0.16mA 74HC00:IOL(max)=4mA74系列反相器系列反相器:IIL(max)=1.6mA74LS门：门：IIL(max)=0.4mA驱动电路能为负载电路提供足够的驱动电流驱动电路能为负载电路提供足够的驱动电流&111CMOS门门 74系列系列74LS74LS系列系列第53页，本讲稿

37、共58页信息与电气工程学院3.TTL门驱动门驱动CMOS门门(如如74HC）CMOS（7474HC）：VIH(min)=3.5VTTL（74LS ）：VOH(min)=2.7V式式2、3、4、都能满足，但式、都能满足，但式1 1 VOH(min)VIH(min)不满足不满足（IO：TTL输出级输出级T3截止管的漏电流）截止管的漏电流）第54页，本讲稿共58页信息与电气工程学院1.用门电路直接驱动显示器件用门电路直接驱动显示器件3.6.2 门电路带负载时的接口电路门电路带负载时的接口电路门电路的输入为低电平，输出为高电平时，门电路的输入为低电平，输出为高电平时，LED发光发光当输入信号为高电平，

38、输出为低电平时当输入信号为高电平，输出为低电平时,LED发光发光第55页，本讲稿共58页信息与电气工程学院解：解：LED正常发光需要几正常发光需要几mA的电流，并且导通时的压降的电流，并且导通时的压降VF为为1.6V。根据附录。根据附录A查得，当查得，当VCC=5V时，时，VOL=0.1V，IOL(max)=4mA，因此因此ID取值不能超过取值不能超过4mA。限流电阻的最小值为。限流电阻的最小值为例例3.6.2 试用试用74HC04六个六个CMOS反相器中的一个作为接口反相器中的一个作为接口电路，使门电路的输入为高电平时，电路，使门电路的输入为高电平时，LED导通发光。导通发光。第56页，本讲

39、稿共58页信息与电气工程学院2.机电性负载接口机电性负载接口用各种数字电路来控制机电性系统的功能用各种数字电路来控制机电性系统的功能,而机电系统所需而机电系统所需的工作电压和工作电流比较大。要使这些机电系统正常工作，的工作电压和工作电流比较大。要使这些机电系统正常工作，必须扩大驱动电路的输出电流以提高带负载能力，而且必要时必须扩大驱动电路的输出电流以提高带负载能力，而且必要时要实现电平转移。要实现电平转移。如果负载所需的电流不特别大，可以将两个反相器并联作为如果负载所需的电流不特别大，可以将两个反相器并联作为驱动电路，并联后总的最大负载电流略小于单个门最大负载电驱动电路，并联后总的最大负载电流

40、略小于单个门最大负载电流的两倍。流的两倍。如果负载所需的电流比较大，则需要在数字电路的输出端如果负载所需的电流比较大，则需要在数字电路的输出端与负载之间接入一个功率驱动器件。与负载之间接入一个功率驱动器件。第57页，本讲稿共58页信息与电气工程学院本章小结本章小结1 1最最简单的的门电路是二极管与路是二极管与门、或、或门和三极管非和三极管非门。它。它们是集成是集成逻辑门电路路的基的基础。2 2目前普遍使用的数字集成目前普遍使用的数字集成电路主要有两大路主要有两大类，一，一类由由NPNNPN型三极管型三极管组成，成，简称称TTLTTL集成集成电路；另一路；另一类由由MOSFETMOSFET构成，

41、构成，简称称MOSMOS集成集成电路。路。33TTLTTL集成集成逻辑门电路的路的输入入级采用多采用多发射极三射极三级管、管、输出出级采用达林采用达林顿结构，构，这不不仅提高了提高了门电路的开关速度，也使路的开关速度，也使电路有路有较强的的驱动负载的能力。在的能力。在TTLTTL系列中，系列中，除了有除了有实现各种基本各种基本逻辑功能的功能的门电路以外，路以外，还有集有集电极开路极开路门和三和三态门。44MOSMOS集成集成电路常用的是两种路常用的是两种结构。一种是构。一种是NMOSNMOS门电路，另一路，另一类是是CMOSCMOS门电路。与路。与TTLTTL门电路相比，它的路相比，它的优点是功耗低，扇出数大，噪声点是功耗低，扇出数大，噪声容限大，开关速度与容限大，开关速度与TTLTTL接近，已成接近，已成为数字集成数字集成电路的路的发展方向。展方向。5 5为了更好地使用数字集成芯片，了更好地使用数字集成芯片，应熟悉熟悉TTLTTL和和CMOSCMOS各个系列各个系列产品的外部品的外部电气特气特性及主要参数，性及主要参数，还应能正确能正确处理多余理多余输入端，能正确解决不同入端，能正确解决不同类型型电路路间的接口的接口问题及抗干及抗干扰问题。第58页，本讲稿共58页