Altera可编程逻辑器件开发软.ppt

《Altera可编程逻辑器件开发软.ppt》由会员分享，可在线阅读，更多相关《Altera可编程逻辑器件开发软.ppt（289页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 第第3章章 Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 3.1 概述概述 3.2 MAX+PLUS开发软件开发软件 3.3 Quartus开发软件开发软件 第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 3.1 概概 述述 Altera公司在推出开发工具软件：早期的A+PLUS、MAX+PLUS 目前的MAX+PLUS、Quartus、Quartus。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 MAX+PLUS

2、和Quartus具有完全集成化易学易用的可视化设计环境，还具有工业标准EDA工具接口，并可运行在多种操作平台上。MAX+PLUS和Quartus提供了一种与结构无关的设计环境，设计人员无须精通器件的内部结构，只需运用自己熟悉的输入工具（如原理图输入或高级行为描述语言）进行设计，就可通过MAX+PLUS和Quartus把这些设计转换为最终结构所需要的格式。有关结构的详细知识已装入开发工具软件，设计人员无须手工优化自己的设计，因此设计速度非常快。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 3.1.1 设计软件流程图 使用MAX+PLUS和Quartus软

3、件开发可编程逻辑器件，包括设计输入、项目编译、设计校验及器件编程等过程。如图所示。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.1MAX+PLUS和Quartus的设计流程图第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 MAX+PLUS和Quartus提供了全面的逻辑设计能力，设计人员可将文本、图形和波形等设计方法自由组合，建立起层次化的单器件或多器件设计。编译过程完成最小化逻辑综合、适配设计项目于单个器件或多个器件以及形成编程和配置数据等工作。设计校验包括功能仿真、时序仿真、影响速度的关键路径的延时预测

4、以及多种系列器件混合使用的多器件仿真。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 3.1.2 MAX+PLUS开发软件简介1.特点 MAX+PLUS是Multiple Array Matrix and Programmable Logic User System的缩写，它提供了与结构无关的设计环境，支持FLEX、MAX及Classic系列器件，目前已升级至版本。MAX+PLUS具有开放的界面，可与其它工业标准的EDA设计输入、综合及校验工具相连接。提供与结构无关的设计环境，支持多平台工作，既可以在Windows下运行，也可在SunSPAC Stati

5、ons、HP9000 Series 700/800和IBM RISC System/6000工作站上运行。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 MAX+PLUS提供丰富的逻辑功能库供设计人员调用，其中包括74系列全部器件的等效宏功能库和多种特殊的宏功能（Macro Function）模块以及参数化的宏功能（Magefunction）模块。MAX+PLUS还具有开放核的特点，允许设计人员添加自己的宏功能模块。充分利用这些逻辑功能模块，可以大大减轻设计的工作量，成倍缩短开发周期。MAX+PLUS软件支持各种HDL语言设计输入，包括VHDL、Veri

6、log HDL和Altera自己的硬件描述语言AHDL。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 2.设计流程 使用MAX+PLUS的设计过程包括以下几步。如图所示：第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.2MAX+PLUS的设计流程第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 1）输入设计项目逻辑设计的输入方法：原理图形输入（.gdf）、文本输入（.vhd）、波形输入（.wdf）及 第三方EDA工具生成的设计网表文件输入（.sch、.edf、.xnf）

7、等。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 2）编译设计项目 首先，根据设计项目要求设定编译参数和编译策略，如选定器件、锁定引脚、设置逻辑综合方式等。然后，对设计项目进行网表提取、逻辑综合、器件适配，并产生报告文件（.rpt），延时信息文件（.snf）和器件编程文件（.pof,.sof,.jed），供分析、仿真和编程使用。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 3）校验设计项目 设计项目校验方法包括功能仿真、模拟仿真和定时分析。功能仿真是在不考虑器件延时的理想情况下仿真设计项目的一种项目验证方法，称

8、为前仿真。通过功能仿真可以验证一个项目的逻辑功能是否正确。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 模拟仿真（时序仿真）是在考虑设计项目具体适配器件的各种延时的情况下仿真设计项目的一种项目验证方法，称为后仿真。不仅测试逻辑功能，还测试目标器件最差情况下的时间关系。通过时序仿真，在设计项目编程到器件之前进行全面检测，以确保在各种可能的条件下都有正确的响应。定时分析用来分析器件引脚及内部节点之间的传输路径延时、时序逻辑的性能（如最高工作频率、最小时钟周期等）以及器件内部各种寄存器的建立保持时间。第第3 3章章 Altera Altera可编程逻辑器件开

9、发软件可编程逻辑器件开发软件 4）编程验证设计项目 用MAX+PLUS编程器通过Altera编程硬件或其它工业标准编程器，将经过仿真确认后的编程目标文件编入所选定的Altera可编程逻辑器件中，然后加入实际激励信号，测试是否达到设计要求。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 3.2 MAX+PLUS开发软件 3.2.3.1 图形设计输入方法（步骤）：1：建立新文件 (1）在 File 菜单中选择 New，将出现New对话框。(2）在New对话框中选择Graphic Editor File项，然后按下OK按钮,将会出现一个无标题的图形编辑器窗口。

10、（3）执行filesaveas或保存工具，设置文件名。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.10在File菜单中选择New第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.11New对话框第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 2：指定设计项目名称 （注意：每个设计必须有一个项目名，并且要保证项目名与设计文件名一致。）(1）在 File 菜单中选择Project Name项，将出现如图所示Project Name对话框。(2）在Project Na

11、me框内键入你的设计项目名，如test或带目录的文件名pldtest。(3）在Directories栏中选中max2workchiptrip或其它目录作为当前目录。(4）选择OK按钮，则MAX+PLUS标题条会变成新项目的路径及名称。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.9指定项目名对话框第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 3.输入图元和宏功能符号 （Max2workmaxlib 子目录下图元和宏功能符号库：Prim：altera的图元库，包括：逻辑门、缓冲器、触发器、锁存器、输入/输出

12、端口等Mf：宏功能模块库，包括：74系列/总线/体系结构/特殊运用宏功能模块库等Mega_lpm兆功能模块库，包括：参数化模块库 Lmp/宏功能高级模块（如busmux、csfifo、cadram、parallel-add等）和IP功能模块（如UARTs、FFT、FIR、PCI等）。Edif：edif接口库附常见图元名称：参见PRIM、MF库附常见图元和宏功能符号名称：第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 Lpm-参数化 门单元模块：And与门 or或门 xor异或门 Bustri三态缓冲器 clshift逻辑移位器 constant常数产生器

13、 decode解码器 inv反向器 busmux总线选择器 mux选择器 算术运算模块：abs绝对器运算 add_sub加/减法器 compare比较器 mult乘法器 存储器模块：ff D触发器 latch锁存器 rom ROM shiftreg移位寄存器 Csfifio先进先出队列 csdpram双口RAM ram_dq输入输出分开的参数化RAM ram_io输入输出复用的参数化RAM 其它功能模块：pll锁相环电路 ntsc NTSC图象控制信号产生器 第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.12MAX+PLUS图形编辑器窗口第第3

14、3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.13输入Altera图元第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 在图形设计文件中输入图元和宏功能符号的步骤如下：1）输入Altera 图元的步骤如下：(1)选择工具按钮有效时，在图形编辑器窗口的空白处单击鼠标左键以确定输入位置。(2)在Symbol菜单中选择Enter Symbol或单击鼠标右键并选择Enter Symbol，或双击鼠标左键，将出现一个Enter Symbol 对话框，在Symbol Libraries框中双击选“.maxplus2max2lib

15、prim”。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 (3)所有的Altera 图元以列表方式显示出来，选择你想输入的图元，然后双击或选择 OK按钮。此时所选中的图元就出现在图形编辑器窗口中，如图3.13 所示。只要重复上述三步，就可连续选取图元。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 2）输入74系列的符号步骤如下：74 系列的符号的输入方法与图元的输入方法相似。(1)当Enter Symbol 对话框出现后，在Symbol Libraries 对话框中双击选择“.maxplus2max2libmf

16、”路径。(2)在 Symbol Files 对话框中选择需要的 74 系列符号，然后双击或选择 OK按钮，所选中的74 系列符号就出现在图形编辑器窗口中，如图所示。图中的74138就是所选中的74 系列符号。如要连续选取74 系列器件，则只要重复上述几步就可以了。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.14输入74系列符号第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 3）输入 LPM 符号的步骤如下：LPM（Library Parameterized Megafunction）符号的输入方法与前两种

17、符号的输入方法相似。(1)在Enter Symbol对话框出现后，在Symbol Libraries框中双击选择“.maxplus2max2libmega-lpm”路径。(2)在 Symbol Files 框中选择需要的 lpm 符号,然后点击 OK按钮，或双击选择需要的 lpm 符号。此时lpm 符号就出现在图形编辑器窗口中，并出现输入参数对话框，如图3.15 所示。输入需要的参数后点击OK按钮。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.15lpm符号输入参数对话框第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器

18、件开发软件 (3)在图形编辑器窗中双击lpm符号的参数框（位于符号的右上角），也出现lpm符号参数对话框，可输入或改变参数。在Port Status 框中选择 Unused，可将不需要的信号去掉。(4)也可利用MegaWizard Plug In Manager 输入宏功能符号和LPM库函数。如输入一个存储器的步骤如下：在图形编辑器窗口空白处双击鼠标左键，出现Enter Symbol对话框后点击MegaWizard PlugIn Manager按钮，或在File菜单中选择MegaWizard Plug In Manager项，然后选中Create a new custom megafuncti

19、on variation，再点击Next按钮。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 在Available Megafunctions 列举中点击“+”按钮，扩展storage文件夹，然后选择 LPM-ROM，在右边的对话框中输入你所希望的输出文件名和类型，如rom和AHDL,如图所示。在其后的address input bus宽度输入8，q output bus宽度输入4，输出符号名为rom，其它为缺省值，然后点击OK按钮。在所希望的地方点击左键插入rom符号。一个新名为rom的符号出现在图形编辑器窗中，双击rom符号，还可对具体参数进行编辑。

20、用户以后就可以直接调用该符号了。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.16MegaWizardPlugInManager窗口第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 4.连线方法一：可将鼠标移到其中一个端口，这时鼠标自动变为“+”形状，然后可按以下步骤操作：(1)一直按住鼠标的左键并将鼠标拖到第二个端口。(2)放开左键，则一条连接线被画好了。(3)如果需要删除一根连接线，单击这根连接线并按 Del 键即可，如图所示。方法二：单击工具三画直线第第3 3章章 Altera Altera可编程逻辑器

21、件开发软件可编程逻辑器件开发软件 图3.17连线图第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 5.为引脚和节点命名1）放置输入引脚和输出引脚 （注意：放置输入引脚和输出引脚的方法与图元的输入方法相似）在图形编辑器窗口的空白处单击鼠标左键以确定输入位置，然后在Symbol菜单中选择Enter Symbol或双击鼠标左键，将出现一个Enter Symbol 对话框。只要在Enter Symbol对话框中键入Input（Output），然后选择 OK按钮，符号INPUT（OUTPUT）就出现在图形编辑器窗口中。第第3 3章章 Altera Altera可编

22、程逻辑器件开发软件可编程逻辑器件开发软件 （注意：如果要重复放置同一符号或器件，用复制的方法，可提高图形输入的效率。法一：将符号选中利用edit中的copy命令进行复制，然后粘贴。法二：是将鼠标放在所要复制的符号或器件上，按下Ctrl键和鼠标左键不放，拖曳鼠标至所需要的位置，这样就完成了符号或器件的复制。）第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 2）为引脚命名 在引脚上的PIN-NAME处双击鼠标左键，然后输入指定的名字。3）为连线命名 点击鼠标左键选中需命名的线，然后输入名字。对 n 位宽的总线 A 命名时，可以采用 An 1.0 形式，其中单

23、个信号用 A0,A1,A2,An 形式。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.194位计数器第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 约翰逊六进制计数器约翰逊六进制计数器第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.183线8线译码器第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 6.图形编辑选项 在图形编辑窗口中的Options菜单中列出了一些图形编辑时的选项，如图所示，包括文本的字型（Font）、大小控

24、制（Text Size）、线形（Line Style）、显示任务、网络控制等，设计时用户可根据需要进行选择。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.20图形编辑选项第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 7.保存文件并检查错误 在设计过程中，如需要保存新文件或将文件重新命名，选择 File 菜单中的 Save As 项，将出现Save As对话框，如图所示。在 File Name 对话框内输入设计文件名，然后点击 OK 按钮即可保存文件。第第3 3章章 Altera Altera可编程逻辑器件

25、开发软件可编程逻辑器件开发软件 图3.21SaveAs对话框第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 若是为了保证输入逻辑的正确性，可将此逻辑文件保存起来并进行错误检查。其具体操作步骤如下：(1)在File 菜单中选择 Save&Check命令项或工具17，该文件就被保存起来，同时MAX+PLUS编译器窗口打开。编译器网表提取器模块检查该文件的错误，更新层次结构的显示，同时给出错误和警告数目的信息等，如图所示。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.22MAX+PLUS编译器窗口及消息处理器窗口

26、第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 (2)选择“确定”按钮。如果Save&Check命令执行成功，无错误和警告信息，就选择编译器标题条右侧的关闭按钮或双击编译器标题条左侧的编译器图标，关闭编译器窗口，返回到图形编辑器窗口。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 (3)如果编译器发出了错误和警告信息，可在消息处理器窗口中点击Message按钮选择一条消息，通过选择定位（Locate）或双击该条消息来找到消息的产生地方。用户还可选择Help on Message功能得到有关的解释，这样就可以定位设计

27、文件中的错误并加以改正。接下来再次执行Save&Check命令，直到无错误和警告信息。如果消息处理器窗口没有自动显示出来，可选择菜单命令Message Processor来打开消息处理器窗口。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 8.创建一个默认的逻辑符号 对于一个经过保存且检查没有错误的设计文件，可以创建一个代表该文件的符号文件（.sym）。该符号就像其它符号（如74138）一样，可被其它图形设计文件（.gdf）调用。(1）在 File菜单中选择 Create Default Symbol 项，即可创建一个默认的逻辑符号。该符号可被高层设计调

28、用。(2）若选择File菜单中的 Create Default Include File项，则可创建一个默认的逻辑文件（.inc）供其它AHDL文本设计文件调用。(3）可以通过选择File菜单中的Symbol命令编辑所选符号。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.23模12同步计数器第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 9.关闭文件 如果要关闭文件，选择File菜单中的Close命令，或用鼠标左键单击图形编辑器右上角的关闭按钮来关闭图形编辑器窗口。第第3 3章章 Altera Altera

29、可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.24同步脉冲分配器第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 3.2.3.2文本设计输入方法MAX+PLUS支持AHDL、VHDL和VerilogHDL等硬件描述语言。AHDL是AlteraHardwareDescriptionLanguage的缩写，它是一种高级硬件行为描述语言，该语言可以使用布尔方程、算术关系运算表达式、真值表、条件语句等方式进行描述，适合于大型的、复杂的状态机设计。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 VHDL和VerilogH

30、DL是符合IEEE标准的高级硬件行为描述语言，也都适合于大型的、复杂的设计。这些语言都是用文本来进行设计，它们的输入方式既有共同之处，又各有特点，设计人员可根据实际情况选择使用。例如，利用AHDL语言进行文本设计7段数码管的方法如下：第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 (1）在File菜单中选择ProjectName项，键入设计项目名称,如led7segm，然后点击OK按钮。(2）在File菜单中选择New，然后选择TextEditorFile，点击OK按钮后打开一个无标题的TextEditor窗口。若有必要，可点击Maximize按钮，使文

31、本编辑器窗口变为最大。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 (3）在File菜单中选择SaveAs，然后在FileName框内键入7segm.tdf，点击OK按钮，这时文本编辑就变成了以7为文件名的编辑窗，在该窗口中就可以输入AHDL语言程序了。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 (4）AHDL语言的输入格式如图所示。在AHDL文件的开头是一个以Subdesign开头的说明输入和输出的说明区，紧接着是文件名7segm，特别要注意的是必须保证这里的文件名与(3）中的文件名一致，接下来的括号中是输

32、入或输出引脚说明。四个二进制输入是i0，i1，i2，i3；7段码的输出是a，b，c，d，e，f,g，这两行后面的INPUT、OUTPUT表示数据流向，信号和数据流向用冒号隔开，信号间用逗号分开，每行用分号结束。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 接下来的是以Begin开头的功能描述，内容可以是布尔代数、条件语句或真值表等，此例选择真值表输入。用字符串Table为先导，第一行为输入信号对应的七段码的真值表说明，从第二行开始是真值表的值。若7段码为共阳极，则低电平驱动数码管；若为共阴极，则高电平驱动数码管。本例选择共阴极。用“EndTable；”

33、结束真值表输入，最后用“End；”结束AHDL语言程序。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.257段LED的译码器7segm.tdf第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 (5）保存并检查语法错误，在File 菜单中选择 Save&Check命令项，直到无错误和警告信息，并切换回文本编辑窗口。(6）创建一个默认的逻辑符号。在 File菜单中选择 Create Default Symbol 项，并点击OK按钮，就产生了7符号文件，供将来在顶层图形文件中调用。(7）选择File菜单中的Clos

34、e命令，关闭7segm.tdf。一个用AHDL语言编写的设计文件就完成输入了。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 3.2.3.3 创建顶层设计文件 MAX+PLUS支持层次化设计输入方法，其主要思想是：(1）当前设计项目文件为顶层设计文件。(2）顶层设计文件中调用的符号所代表的文件为底层设计文件。(3）顶层设计文件可通过打包（即在File菜单中选择 Create Default Symbol 项）的方法降为底层设计文件，供其它顶层设计文件调用。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 (4）在同一

35、设计项目中，允许顶层及底层设计单向调用底层设计符号，不允许顶层文件与符号文件之间及符号文件与符号文件之间的直接相互调用或间接相互调用，也不允许顶层文件或任一符号文件自身递归调用。(5）在同一设计项目中，顶层设计文件名及各底层设计符号所对应的设计文件名必须是唯一的。例如，不允许同时存在7和7两个设计文件。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 (6）在同一设计项目中的各个设计文件都可以重新编辑、修改、保存、打包。在重新打包之后，应在调用该符号文件的上一层设计文件中更新该符号并保存。(7）硬件描述语言设计文件通过调用包含文件的方法实现层次化设计输入，

36、此时应通过建立默认符号的方法形成顶层文件。顶层设计文件就是把一个设计的各个模块放在一起，形成一个便于阅读的图形形式。如图所示，该电路的模块都是采用前面所创造的符号，每个模块都包含着各自的实现电路。双击各个模块就显示各自的实现电路。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.26顶层设计文件第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 3.2.3.4 层次显示 层次显示方式就是以一个层次树的形式显示整个项目和电路的设计文件。打开层次显示方法1：从MAX+PLUS菜单中选择Hierarchy Display

37、项 方法1：工具10。一个项目的层次就显示出来了。（注意：层次中的每个文件都可以通过双击文件名打开，并带到前台来显示。）图为图顶层设计文件的层次显示。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.27层次显示第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 上面介绍的几种设计输入方法各有优缺点，适用于不同的场合，设计人员可根据需要灵活使用，使设计达到最佳效果。另外，有些命令除了菜单项外还有快捷键方式，使用快捷键可提高速度，在实际操作中可慢慢熟练掌握。第第3 3章章 Altera Altera可编程逻辑器件开发

38、软件可编程逻辑器件开发软件 3.2.3.5 编辑用户库 MAX+PLUS允许设计人员对用户库进行编辑。方法：在Options菜单中选择User Libraries.，这时就会出现用户库编辑框。想要加入一个新的用户库，可以在Directory name输入框中直接键入用户库所在的路径和名称，然后点击Add按钮，或者通过Directories和Drives对话框确定所要加入的用户库。如果想要改变用户库在列表中的先后次序，可以通过点击Up或Down按钮来完成。Delete按钮用于删除已选中的库。点击OK按钮即完成用户库的编辑。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑

39、器件开发软件 3.2.4 设计项目的编译 使用MAX+PLUS编译器编译设计项目时，编译器将进行错误检查、网表提取、逻辑综合、器件适配，并产生仿真文件、定时分析文件和编程配置文件。MAX+PLUS编译器既能接受多种输入文件格式，又可输出多种文件格式。它能接受的输入设计文件包括MAX+PLUS自己的图形文件（.gdf）、AHDL文件（.tdf）、VHDL文件（.vhd）。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 第三方EDA工具输入文件包括EDIF文件（.edf）、库映射文件（.lmf）、OrCAD文件（.sch）及Xilinx文件（.xnf），赋值

40、和配置文件（.acf）。MAX+PLUS编译器的输出文件包括设计校验文件、MAX+PLUS的模拟器网表文件（.snf）、第三方EDA工具所使用的网表文件（.vo）和标准格式的SDF文件（.sdo），另外产生的编程配置文件，包括用于编程器的目标文件（.pof）、用于在线配置的SRAM目标文件（.sof）和JEDEC文件（.jed）。下面是使用MAX+PLUS编译器编译的过程。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 3.2.4.1 编译前准备1.打开编译器窗口 (1）在 MAX+PLUS菜单内选择Compiler 项或工具12,则出现编译器窗口，如图

41、所示。(2）选择 Start按钮即可开始编译，MAX+PLUS编译器将检查项目是否有错，并对项目进行逻辑综合，然后配置到一个 Altera 器件中，同时将产生报告文件、编程文件和用于时间仿真用的输出文件。(3）但是在开始编译前，还必须设定一些其它的选项。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.28编译窗口第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 2.选择一个器件 首先，设计人员需要为项目指定一个器件系列，然后设计人员可以自己选择某个具体的器件，也可以让编译器在该器件系列内自动选择最适合设计人员项

42、目的器件。确定器件系列的步骤如下：(1)在Assign菜单内选择Device项，将出现Device对话框，如图 3.29 所示。(2)在Device Family框中选择一个器件系列。(3)在Devices框中选择某一器件或选择AUTO，让MAX+PLUS 为你选择一个器件。(4)点击OK按钮。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.29选择器件第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 3.打开设计规则检查工具 编译时，可选的设计规则检查（Design Doctor）工具将检查项目中所有设计文件

43、，以发现在器件编程时可能存在的可靠性不好的逻辑。打开Design Doctor并为其指定一系列设计规则的步骤如下：(1）从Processing菜单中选择Design Doctor项，在菜单中该选项的边上就出现一个确认标记，并且Design Doctor的图标将显示在Complier窗口的Logic Synthesizer模块下方。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 (2）从Processing菜单中选择Design Doctor Setting项,如图所示。(3）对于MAX7000系列，选择EPLD Rules（EPLD规则），然后点击OK按

44、钮。(4）若不再需要设计规则检查，就再次从Processing菜单中选择Design Doctor项，即关闭设计规则检查工具。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.30设计规则检查设置第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 4.打开保密位 MAX+PLUS允许设计人员为项目中的所有器件指定默认的保密位设置，保密位能防止一个器件被探测（being interrogated）或被无意地重新编程。(1）在Assign菜单中选择Global Project Device Options菜单，出现如图

45、所示对话框。(2）如有必要，选中Security Bit（保密位），然后点击OK按钮。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.31保密位设置第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 5.管脚分配（适用于：设计人员自己选择的芯片）Altera 推荐让编译器自动为设计人员的项目进行管脚分配，但如果设计人员需要自己分配管脚时，请按以下步骤进行：(1）首先确定设计人员已经选择了一种器件。(2）在 Assign Menu菜 单 中 选 择 Pin/Location/Chip项，出现如图所示对话框。第第3

46、3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.32管脚分配第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 (3）在 Node Name 框内输入管脚的名字。(4）在 Chip Resource 对话框内选择管脚并输入管脚的序列数。(5）点击Add按钮。(6）设计人员分配的管脚将出现在左下方框内。(7）点击 OK按钮。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 6.选择一种全局逻辑综合方式 默认的逻辑综合方式是常规（NORMAL），该方式的逻辑综合优化目标是让整个设计占用最

47、少的逻辑单元。选择全局逻辑综合方式的步骤如下：(1）在 Assign Menu 菜单内选择Global Project Logic Synthesis项，将出现如图所示的Global Project Logic Synthesis 对话框。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.33选择全局逻辑综合方式第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 (2）在 Global Project Synthesis Style 下拉列表中选择设计人员需要的方式。缺省（Default）的逻辑综合方式是NORMA

48、L。综合方式FAST 可以改善项目性能，但通常使设计人员的项目配置变得比较困难。综合方式WYSIWYG（所见即所得）的逻辑综合量最小。(3）可以在010之间移动Optimize（优化）栏中的滑块，移到0时，最优先考虑占用器件的面积;移到10时，系统的运行速度得到最优先考虑。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 (4）对 MAX 器件进行多级综合。对于 MAX（乘积项）器件，设计人员可以选择多级综合，充分利用所有可使用的逻辑选项。这种逻辑综合方式用于处理含有特别复杂的逻辑项目，而且配置时不需要用户干涉。对于 FLEX 器件，这个选项自动有效,如图

49、所示。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.34多级综合方式第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 7.FLEX 器件的进位/级联链 进位链提供逻辑单元之间非常快的向前进位功能。利用级联链可以实现扇入很多的逻辑函数。（注意：如选择FAST 综合方式，则进位/级联链选项自动有效。）按如下步骤可人工选择该选项是否有效：第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 图3.35FLEX器件的进位/级联链第第3 3章章 Altera Altera可编程逻辑器件

50、开发软件可编程逻辑器件开发软件 (1）在 Global Project Logic Synthesis 对话框内选择 Define Synthesis Style 项，将出现如图所示Define Synthesis Style 窗口。(2）如需使用进位链功能，则从Carry Chain下拉菜单中选择 Auto。(3）如需使用级联链功能，则从Cascade Chain下拉菜单中选择Auto。第第3 3章章 Altera Altera可编程逻辑器件开发软件可编程逻辑器件开发软件 8.设置定时要求 设计人员可以对整个项目设定全局定时要求，如传播延时、时钟到输出的延时、建立时间和时钟频率。（注意：对于