《存储器及存储系统》PPT课件.ppt

《《存储器及存储系统》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《存储器及存储系统》PPT课件.ppt（198页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第三章 存储器及存储系统3.1 3.1 存储器概述存储器概述3.2 3.2 主存储器主存储器 3.3 3.3 半导体存储器芯片半导体存储器芯片3.4 3.4 主存储器组织主存储器组织3.5 3.5 存储保护和校验技术存储保护和校验技术 3 31 1 存储器概述存储器概述1 1存储器分类存储器分类1 1）按存储介质分类）按存储介质分类（1 1）半导体存储器）半导体存储器 特特点点：集集成成高高、容容量量大大、体体积积小小、存存取取速速度度快快、功功耗耗低低、价格便宜、维护简单。价格便宜、维护简单。又又分分两两类类：双双极极性性存存储储器器（TTLTTL型型和和ECLECL型型）和和金金属属氧氧化

2、化物物半半导导体体存存储储器器（MOSMOS）（分分为为静静态态MOSMOS存存储储器器和和动动态态MOSMOS存储器）存储器）（2 2）磁表面存储器磁表面存储器 特特点点：存存储储体体积积大大且且不不易易丢丢失失含含磁磁盘盘存存储储器器、磁磁带带存存储储器等器等（3 3）激光存储器激光存储器 特点：集上述两种优点特点：集上述两种优点 只读型光盘（只读型光盘（CD-ROMCD-ROM）、只写一次型光盘（）、只写一次型光盘（WORMWORM）和磁光盘（和磁光盘（MODMOD）2 2）按存取方式分类）按存取方式分类 （1 1）随机存储器（）随机存储器（RAMRAM）在在存存储储器器中中任任何何存存

3、储储单单元元的的内内容容都都能能随随机机存存取取，且且存存取取时时间与存储单元的物理位置无关。间与存储单元的物理位置无关。主主要要用用途途：存存放放各各种种输输入入/输输出出的的程程序序、数数据据、中中间间结结果果以以及及存存放放与与外外界界交交换换的的信信息息和和做做堆堆栈栈用用。一一般般充充当当高高速速缓缓冲冲存存储器和主存储器。储器和主存储器。（2 2）串行访问存储器（）串行访问存储器（SASSAS）在在存存储储器器中中按按某某种种顺顺序序来来存存取取，也也就就是是存存取取时时间间与与存存储储单单元元的的物物理理位位置置有有关关。又又分分为为顺顺序序存存取取存存储储器器（SAMSAM）和

4、和直直接接存取存储器（存取存储器（DAMDAM）主要用途：磁带（主要用途：磁带（SAMSAM）和磁盘（）和磁盘（DAMDAM）。用于外部存储器。）。用于外部存储器。（3 3）只读存储器（）只读存储器（ROMROM）只只能能读读，不不能能写写的的，其其内内容容已已经经预预先先一一次次写写入入，是存放固定不变的信息。是存放固定不变的信息。主要用途：主要用途：微程序控制器、微程序控制器、BIOSBIOS等等 又分为掩模又分为掩模ROMROM（MROMMROM）、）、可编程可编程ROMROM（PROMPROM）、）、可擦除可编程可擦除可编程ROMROM（EPROMEPROM和和E E2 2PROMPR

5、OM）非永久记忆的存储器非永久记忆的存储器：断电后信息即消失的存储器。：断电后信息即消失的存储器。（主存中的（主存中的RAMRAM）永久记忆性存储器：永久记忆性存储器：断电后仍能保存信息的存储器。断电后仍能保存信息的存储器。（辅存，（辅存，ROMROM）3)3)按信息的可保存性分类按信息的可保存性分类 根据存储器在计算机系统中所起的作用，可分为根据存储器在计算机系统中所起的作用，可分为主存储器主存储器、辅助存储器辅助存储器、高速缓冲存储器高速缓冲存储器、控制控制存储器存储器等。等。4)4)按在计算机系统中的作用分类按在计算机系统中的作用分类存储器分类综述存储器分类综述主存储器主存储器主存储器主

6、存储器辅助存储器辅助存储器辅助存储器辅助存储器存存存存储储储储器器器器RAMRAMRAMRAMROMROMROMROMSRAMSRAMSRAMSRAMDRAMDRAMDRAMDRAM磁盘磁盘磁盘磁盘光盘光盘光盘光盘软盘软盘软盘软盘硬盘硬盘硬盘硬盘CacheCacheCacheCache磁带磁带磁带磁带MROMMROMMROMMROMPROMPROMPROMPROMEPROMEPROMEPROMEPROME E E E2 2 2 2PROMPROMPROMPROMCD-ROMCD-ROMCD-ROMCD-ROMWORMWORMWORMWORMEODEODEODEOD2 2存储器的分级管理存储器的

7、分级管理 通通常常采采用用三三级级存存储储器器结结构构（高高速速缓缓冲冲存存储储器器、主主存存储储器器和和辅辅助助存存储储器器），CPUCPU能能直直接接访访问问存存储储器器（高高速速缓缓冲冲存存储储器器、主主存存储储器器）称称为为内内存存储储器器（内存），不能直接访问称为外存储器（外存）（内存），不能直接访问称为外存储器（外存）（1 1）高速缓冲存储器高速缓冲存储器（CacheCache、快存）、快存）是是一一个个高高速速的的小小容容量量的的存存储储器器，临临时时存存放放指指令令和数据，主要用双极型半导体存储器组成。和数据，主要用双极型半导体存储器组成。（2 2）主存储器主存储器（主存）（主

8、存）是是计计算算机机主主要要存存储储器器，用用来来存存放放计计算算机机运运行行期期间间的的大大量量数数据据和和程程序序。它它是是和和快快存存交交换换数数据据和和指指令令，快存再与快存再与CPUCPU打交道。由打交道。由MOSMOS存储器组成。存储器组成。（3 3）外存储器外存储器（外存）（外存）又又称称辅辅助助存存储储器器，主主要要是是存存储储容容量量大大，用用来来存存放系统程序和大型数据文件及数据库。放系统程序和大型数据文件及数据库。三级结构有关系有下图表示：三级结构有关系有下图表示：主机主机高速缓冲高速缓冲存储器存储器CacheCache 寄寄存存器器组组CPUCPU主主存存外外存存3 3

9、2 2 主存储器主存储器一、主存储器的技术指标一、主存储器的技术指标1 1、存储容量存储容量 存存放放一一个个机机器器字字的的存存储储单单元元，称称为为字字存存储储单单元元，相相应应的的单单元元地地址址叫叫字字地地址址，若若计计算算机机中中可可编编址址最最小小单单元元为为字字，称称该该计计算算机机为为按按字字编编址址的的计计算算机机；存存放放一一个个字字节节的的单单元元，称称为为字字节节存存储储单单元元，相相应应的的单单元元地地址址叫叫字字节节地地址址，若若计计算算机机中中可可编编址址最最小小单单元元为为字字节节，称称该该计算机为按字节编址的计算机。计算机为按字节编址的计算机。在一个存储器中可

10、以容纳的主存储器的单元总在一个存储器中可以容纳的主存储器的单元总数称为该存储器的数称为该存储器的存储容量存储容量，通常用字节（，通常用字节（B B，1B=8b1B=8b）表示。表示。1K=10241K=1024，1M=1024K1M=1024K，1G=1024M1G=1024M和和1T=1024G1T=1024G，单位为单位为MBMB、GBGB、TB TB 2 2、存取时间存取时间写操作：信息存入存储器的操作。写操作：信息存入存储器的操作。读操作：从存储器取出信息的操作。读操作：从存储器取出信息的操作。访访 问：读问：读/写操作。写操作。存存储储器器的的访访问问时时间间（存存取取时时间间，用用

11、T TA A表表示示，多多数数在在nsns级级）：从从存存储储器器接接收收到到读读（或或写写）命命令令到到从从存存储储器器读出（写入）信息所需的时间。读出（写入）信息所需的时间。3 3、存取周期存取周期 存取周期（用存取周期（用T TM M表示）：存储器作连续访问表示）：存储器作连续访问操作过程中完成一次完整存取操作所需的全部时操作过程中完成一次完整存取操作所需的全部时间。也是指连续启动两次独立的存储器操作所需间。也是指连续启动两次独立的存储器操作所需间隔的最小时间。间隔的最小时间。T TM MTTA A 主存储器的主要几项技术指标主存储器的主要几项技术指标指标指标 含义含义 表现表现 单位单

12、位 存储容存储容量量在一个存储器中可以容在一个存储器中可以容纳的存储单元总数纳的存储单元总数 存储空间的存储空间的大小大小 字数，字字数，字节数节数 存取时存取时间间启动到完成一次存储器启动到完成一次存储器操作所经历的时间操作所经历的时间主存的速度主存的速度 存储周存储周期期连续启动两次操作所需连续启动两次操作所需间隔的最小时间间隔的最小时间 主存的速度主存的速度 存储器存储器带宽带宽单位时间里存储器所存单位时间里存储器所存取的信息量。取的信息量。数据传输速数据传输速率技术指标率技术指标位位/秒，秒，字节字节/秒秒 二、主存储器的基本结构二、主存储器的基本结构它由存储体加上一些外围电路构成。它

13、由存储体加上一些外围电路构成。外围电路包括外围电路包括地址译码驱动器地址译码驱动器、数据寄存器数据寄存器和和存储器控制电路存储器控制电路等。等。接收来自CPU的n位地址信号，经过译码、驱动后形成2n个地址选择信号，每次 选中一个地址。三、主存储器的基本操作三、主存储器的基本操作 主主存存储储器器用用来来暂暂时时存存储储CPUCPU正正在在使使用用的的指指令令和和数数据据，它们的连接是通过总线实现的。它们的连接是通过总线实现的。总线有三类：总线有三类：数据总线数据总线、地址总线地址总线和和控制总线控制总线存存储储器器地地址址寄寄存存器器（在在CPUCPU中中，MARMAR）：传传送送地地址址的的

14、，单向的单向的CPUCPU发出，连接的总线（发出，连接的总线（MARMAR总线）总线）存存储储器器数数据据寄寄存存器器（在在CPUCPU中中，MDRMDR）：传传送送数数据据的的，双向的（双向的（MDRMDR总线）总线）MACMAC控制线：含读、写和表示存储器功能完成的线控制线：含读、写和表示存储器功能完成的线CPUMARMDR主存容量主存容量2K字字字长字长n位位MEM地址总线地址总线K位位数据总线数据总线n位位ReadWriteMAC控制总线控制总线读操作过程：读操作过程：CPUCPU发发出出指指定定存存储储器器地地址址（通通过过MARMAR到到总总线线），并并发发出出ReadRead有有

15、效效，之之后后等等待待主主存存储储器器的的应应答答信信号号（MACMAC控控制制线线，若若为为1 1，表表示示主主存存储储器器已已将将数数据据送送入入数数据据总总线），送入线），送入MDRMDR，完成一次读操作。，完成一次读操作。写操作过程：写操作过程：CPUCPU发发出出指指定定存存储储器器地地址址（通通过过MARMAR到到总总线线），并并将将数数据据（通通过过MDRMDR到到总总线线），同同时时发发出出WriteWrite有有效效，之之后后等等待待主主存存储储器器的的应应答答信信号号（MACMAC控控制制线线）；主主存存储储器器从从数数据据总总线线接接收收到到信信息息并并按按地地址址总总线

16、线指指定定的的地地址址存存储储。然然后后经经过过MACMAC控控制制线线发发回回存存储储器器操操作作完完成的信号。完成一次写操作。成的信号。完成一次写操作。3.33.3半导体存储器芯片半导体存储器芯片3.3.1 3.3.1 静态静态MOSMOS存储器存储器(SRAM)(SRAM)3.3.2 3.3.2 动态动态MOSMOS存储器存储器(DRAM)(DRAM)3.3.3 3.3.3 半导体只读存储器半导体只读存储器工艺工艺双极型双极型MOSMOS型型速度很快、功耗大、容量小速度很快、功耗大、容量小功耗小、容量大功耗小、容量大静态静态MOSMOS动态动态MOSMOS存储信存储信息原理息原理静态存储

17、器静态存储器SRAMSRAM动态存储器动态存储器DRAMDRAM（双极型、静态（双极型、静态MOSMOS型）：型）：依靠双稳态电路内部交叉反馈的机制存依靠双稳态电路内部交叉反馈的机制存储信息。储信息。（动态（动态MOSMOS型）：型）：依靠电容存储电荷的原理存储信息。依靠电容存储电荷的原理存储信息。功耗较大功耗较大,速度快速度快,作作CacheCache。功耗较小功耗较小,容量大容量大,速度较快速度较快,作主存。作主存。（静态（静态MOSMOS除外）除外）半导体存储器半导体存储器VCCT3T4T5T6BT1T2ADDT7T8接接 Y 地址译码线地址译码线(I/O)(I/O)X 地址地址译码线译

18、码线一、静态一、静态MOSMOS存储器（存储器（SRAMSRAM）1 1静态静态MOSMOS存储单元存储单元下图是一位的六管静态下图是一位的六管静态MOSMOS存储单元电路图：存储单元电路图：T T1 1、T T2 2是工作管，使得是工作管，使得A A、B B点为互补（一个为点为互补（一个为 1 1，另一个一定，另一个一定0 0）。）。T T3 3、T T4 4是负载管，起限流电阻作用是负载管，起限流电阻作用T T5 5、T T6 6、T T7 7、T T8 8为控制管或开门管，由它们实现按地为控制管或开门管，由它们实现按地址选择存储单元。址选择存储单元。VCCT3T4T5T6BT1T2ADD

19、T7T8接接 Y 地址译码线地址译码线(I/O)(I/O)X 地址地址译码线译码线一、静态一、静态MOSMOS存储器（存储器（SRAMSRAM）1 1静态静态MOSMOS存储单元存储单元下图是一位的六管静态下图是一位的六管静态MOSMOS存储单元电路图：存储单元电路图：1 1）写操作）写操作 如果写入如果写入“1”1”，则在，则在I/OI/O线上输入高电位，而在线上输入高电位，而在 线上输入低电线上输入低电位，并开通位，并开通T5T5、T6T6、T7T7、T8T8四个四个MOSMOS管，把高、低电位分别加入管，把高、低电位分别加入A A点和点和B B点上，从而使点上，从而使T1T1管截止，管截

20、止，T2T2管导通。当输入信号及地址选择信号消失管导通。当输入信号及地址选择信号消失后，后，T5T5、T6T6、T7T7、T8T8管都截止，管都截止，T1T1和和T2T2管就保持被强迫写入的状态不管就保持被强迫写入的状态不变，从而将变，从而将“1”1”写入存储元，各种干扰信号不会影响写入存储元，各种干扰信号不会影响T1T1和和T2T2管；写管；写“0”0”同上原理一样。同上原理一样。VCCT3T4T5T6BT1T2ADDT7T8接接 Y 地址译码线地址译码线(I/O)(I/O)X 地址地址译码线译码线一、静态一、静态MOSMOS存储器（存储器（SRAMSRAM）1 1静态静态MOSMOS存储单

21、元存储单元下图是一位的六管静态下图是一位的六管静态MOSMOS存储单元电路图：存储单元电路图：2 2）读操作）读操作 读操作时，若某个存储元被选中，则读操作时，若某个存储元被选中，则T5T5、T6T6、T7T7、T8T8四管均导通，四管均导通，于是于是A A点、点、B B点与位线点与位线D D、相连，存储元的信息被送到相连，存储元的信息被送到I/OI/O线和线和 线上，线上，I/OI/O及及 线连接着一个差动读出放大器，从其电流方向，线连接着一个差动读出放大器，从其电流方向，可以判断所存信息是可以判断所存信息是“1”1”和和“0”0”；也可以只有一个输出端连接到外；也可以只有一个输出端连接到外

22、部，从其有无电流通过，判断出所存信息是部，从其有无电流通过，判断出所存信息是“1”1”还是还是“0”0”。2.静态静态MOS存储器的组成存储器的组成16.216464=4096存储矩阵存储矩阵驱驱动动器器X译译码码器器地地址址译译码码器器6.I/O电路电路Y译码电路译码电路地址反相器地址反相器6输出驱动器输出驱动器控制电路控制电路输出输出输入输入A6A7A11读读/写写片选片选164164A0A1A5Y译码X译码X1X0Y1Y0DDI/O电路44 阵列构成的161位存储器存储体地址译码器X译码X1X0D3I/O电路44 位存储器D2D1D0 存储体（存储矩阵）存储体（存储矩阵）存储体是存储单元

23、的集合。在容量较大的存储器中往存储体是存储单元的集合。在容量较大的存储器中往往把各个字的同一位组织在一个集成片中；往把各个字的同一位组织在一个集成片中；图芯片是图芯片是4096*14096*1位，由这样的位，由这样的8 8个芯片可组成个芯片可组成40964096字字节的存储器。节的存储器。40964096个存储单元排成个存储单元排成64*6464*64的矩阵。的矩阵。由由X X选择线（行选择线）和选择线（行选择线）和Y Y选择线（列选择线）选择线（列选择线）来选择所需用的单元来选择所需用的单元 两种地址译码方式：两种地址译码方式：1)1)单译码方式单译码方式，适用于小容量存储器；，适用于小容量

24、存储器；地址译码器地址译码器 地址译码器把用二进制表示的地址转换为译码输入地址译码器把用二进制表示的地址转换为译码输入线上的高电位，以便驱动相应的读写电路。线上的高电位，以便驱动相应的读写电路。地址译码器只有一个，其输出叫字选线，选择某个字地址译码器只有一个，其输出叫字选线，选择某个字的所有位。的所有位。地址输入线地址输入线n=4n=4，经地址译码器译码后，产生，经地址译码器译码后，产生1616个字个字选线，分别对应选线，分别对应1616个地址。个地址。译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元单译码单译码 2)2)双译码方式双译码方式，适用于容量较大的存储器

25、。，适用于容量较大的存储器。地址译码器分为地址译码器分为X X和和Y Y两个译码器。每一个译码器有两个译码器。每一个译码器有n/2n/2个输入端，可以译出个输入端，可以译出2 2 n/2n/2个状态，两译码器交叉个状态，两译码器交叉译码的结果，可产生译码的结果，可产生 2 2 n/2n/2 2 2 n/2n/2 个输出状态。个输出状态。行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元双译码双译码 采用双译码结构的采用双译码结构的8888的存储矩阵构成的的存储矩阵构成的64641位的存位的存储器储器.X X地地址址译译码码0,00,01,01,063,063,00,1

26、0,11,11,163,163,10,630,631,631,6363,6363,63Y Y地址译码地址译码I/OI/O控制控制双地址译码双地址译码存储结构存储结构X X0 0X X1 1X X6363.y y0 0y y1 1.y y6363.采用双译码结构的采用双译码结构的4096140961的存储单元矩阵；对的存储单元矩阵；对40964096个单元选址，需要个单元选址，需要1212根地址线：根地址线：A A0 0A A1111。驱动器驱动器 一条一条X X方向的选择线要控制在其上的各个存储单元的方向的选择线要控制在其上的各个存储单元的字选线，负载较大，要在译码器输出后加驱动器。字选线，负

27、载较大，要在译码器输出后加驱动器。I/O I/O控制控制 它处于数据总线和被选用的单元之间，用以控制被选它处于数据总线和被选用的单元之间，用以控制被选中的单元读出或写入，并具有放大信息的作用。中的单元读出或写入，并具有放大信息的作用。片选控制片选控制 将一定数量的芯片按一定方式连接成一个完整的存储将一定数量的芯片按一定方式连接成一个完整的存储器；芯片外的地址译码器产生片选控制信号，选中要器；芯片外的地址译码器产生片选控制信号，选中要访问的存储字所在的芯片。访问的存储字所在的芯片。读读/写控制写控制 根据根据CPUCPU给出的信号是读命令还是写命令，控制被选给出的信号是读命令还是写命令，控制被选

28、中存储单元的读写。中存储单元的读写。&CSR/WI/ODD片选和读写控制电路片选和读写控制电路 3 3静态静态MOSMOS存储器芯片实例存储器芯片实例下图是下图是Intel 2114Intel 2114静态静态MOSMOS芯片逻辑结构图，该芯片是芯片逻辑结构图，该芯片是一个一个1K1K4 4位的静态位的静态RAMRAM，片上共有，片上共有40964096个六管存储元个六管存储元电路，排成电路，排成64646464的矩阵，有地址总线的矩阵，有地址总线1010根（根（A A0 0A A9 9），），其中六根（其中六根（A A3 3A A8 8）用于行译码，产生）用于行译码，产生6464根行选择线，

29、根行选择线，四根用于列译码，产生四根用于列译码，产生64/464/4条选择线，即条选择线，即1616条列选择条列选择线，每条线同时接矩阵的线，每条线同时接矩阵的4 4位。位。地址端：地址端：21142114（1K41K4）1 19 910101818A6 A5 A4 A3 A0 A1 A2 CS GNDA6 A5 A4 A3 A0 A1 A2 CS GNDVcc A7 A8 A9 D0 D1 D2 D3 WEVcc A7 A8 A9 D0 D1 D2 D3 WEA9A9A0A0（入）（入）数据端：数据端：D3D3D0D0（入（入/出）出）控制端：控制端：片选片选CSCS=0=0 选中芯片选中芯

30、片=1=1 未选中芯片未选中芯片写使能写使能WEWE=0=0 写写=1=1 读读电源、地电源、地SRAMSRAM芯片芯片21142114（1 1K4K4位位）外特性：外特性：4 4、存储器的读、存储器的读/写操作写操作 结合上面结合上面Inter 2114,Inter 2114,对读对读/写操作的时序进行分析。写操作的时序进行分析。1 1）读操作）读操作时序时序CS地址地址tCXtOHAtCOtRCtAtOTDDOUT读周期读周期t tRCRC 地址有效地址有效 下一次地址有效下一次地址有效,最小最小450ns450ns 4 4、存储器的读、存储器的读/写操作写操作 结合上面结合上面Inter

31、 2114,Inter 2114,对读对读/写操作的时序进行分析。写操作的时序进行分析。1 1）读操作）读操作时序时序CS地址地址tCXtOHAtCOtRCtAtOTDDOUT读时间读时间t t t tA A A A 地址有效地址有效数据稳定数据稳定 4 4、存储器的读、存储器的读/写操作写操作 结合上面结合上面Inter 2114,Inter 2114,对读对读/写操作的时序进行分析。写操作的时序进行分析。1 1）读操作）读操作时序时序CS地址地址tCXtOHAtCOtRCtAtOTDDOUTt tCO CO 片选有效片选有效数据稳定数据稳定 4 4、存储器的读、存储器的读/写操作写操作 结

32、合上面结合上面Inter 2114,Inter 2114,对读对读/写操作的时序进行分析。写操作的时序进行分析。1 1）读操作）读操作时序时序CS地址地址tCXtOHAtCOtRCtAtOTDDOUTt tOTD OTD 片选失效片选失效输出高阻输出高阻 4 4、存储器的读、存储器的读/写操作写操作 结合上面结合上面Inter 2114,Inter 2114,对读对读/写操作的时序进行分析。写操作的时序进行分析。1 1）读操作）读操作时序时序CS地址地址tCXtOHAtCOtRCtAtOTDDOUTt tOHA OHA 地址失效后的地址失效后的数据维持时间数据维持时间参数参数名称名称tmin/

33、nstmax/ns说明说明tRC读周期时间读周期时间450存取周期存取周期TmtA读出时间读出时间450存取时间存取时间TatCO片选有效到数据输出延迟片选有效到数据输出延迟120tCX片选有效到输出有效片选有效到输出有效20tOTD断开片选到输出变为三态断开片选到输出变为三态0100tOHA地址改变后数据的维持时间地址改变后数据的维持时间501 1 1 1）读读读读操操操操作作作作时时时时序序序序CS地址地址tCXtOHAtCOtRCtAtOTDDOUT读周期读周期 t tRC RC 地址有效地址有效 下一次地址有效下一次地址有效读时间读时间 t tA A 地址有效地址有效数据稳定数据稳定

34、t tCOCO 片选有效片选有效数据稳定数据稳定t tOTDOTD 片选失效片选失效输出高阻输出高阻t tOHAOHA 地址失效后的地址失效后的 数据维持时间数据维持时间ACSDOUT地址有效地址有效地址失效地址失效片选失效片选失效数据有效数据有效数据稳定数据稳定高阻高阻静态静态RAM读读时序时序tAtCOtOHAtOTDtRC片选有效片选有效读周期读周期 t tRCRC 地址有效地址有效 下一次地址有效下一次地址有效读时间读时间 t tA A 地址有效地址有效数据稳定数据稳定 t tCOCO 片选有效片选有效数据稳定数据稳定t tOTDOTD 片选失效片选失效输出高阻输出高阻t tOHAOH

35、A 地址失效后的地址失效后的 数据维持时间数据维持时间tDHtDTWCS地址地址tAWtWCtWRDINWEtWtDWDOUT2 2）写写操操作作时时序序写周期写周期 t tWC WC 地址有效地址有效下一次地址有效下一次地址有效写时间写时间 t tW W 写命令写命令 WE WE 的有效时间的有效时间t tAWAW 地址有效地址有效片选有效的滞后时间片选有效的滞后时间t tWRWR 片选失效片选失效下一次地址有效下一次地址有效t tDW DW 数据稳定数据稳定 WE WE 失效失效t tDHDH WE WE 失效后的数据维持时间失效后的数据维持时间参数参数名称名称t tminmin/ns/n

36、st tmaxmax/ns/ns说明说明t tWCWC写周期时间写周期时间450450t tW W写数时间写数时间200200t tWRWR写恢复时间写恢复时间0 0t tDTWDTW写信号有效到输出变为三态写信号有效到输出变为三态0 0100t tDWDW数据有效时间数据有效时间200200t tDHDH写信号无效后数据保持时间写信号无效后数据保持时间0 0ACSWEDOUTDIN静态静态RAM(2114)写写时序时序tWCtWtAWtDWtDHtWR写周期写周期 t tWCWC 地址有效地址有效下一次地址有效下一次地址有效写时间写时间 t tW W 写命令写命令 WEWE 的有效时间的有效

37、时间t tAWAW 地址有效地址有效片选有效的滞后时间片选有效的滞后时间t tWRWR 片选失效片选失效下一次地址有效下一次地址有效t tDW DW 数据稳定数据稳定 WE WE 失效失效t tDHDH WE WE 失效后的数据维持时间失效后的数据维持时间【例例1 1】下图是下图是SRAMSRAM的写入时序图。其中的写入时序图。其中R/WR/W是读是读/写写命令控制线，当命令控制线，当R/WR/W线为低电平时，存储器按给定地线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出下图写入址把数据线上的数据写入存储器。请指出下图写入时序中的错误，并画出正确的写入时序图。时序中的错误，并画

38、出正确的写入时序图。【解解】写入存储器的时序信号必须同步。通常，当写入存储器的时序信号必须同步。通常，当R/WR/W线加负线加负脉冲时，地址线和数据线的电平必须是稳定的。当脉冲时，地址线和数据线的电平必须是稳定的。当R/WR/W线达线达到低电平时，数据立即被存储。到低电平时，数据立即被存储。因此，当因此，当R/WR/W线处于低电线处于低电平时，如果数据线改变了数值，那么存储器将存储新的数平时，如果数据线改变了数值，那么存储器将存储新的数据据。同样，当。同样，当R/WR/W线处于低电平时地址线如果发生了变化线处于低电平时地址线如果发生了变化那么同样数据将存储到新的地址那么同样数据将存储到新的地址

39、或或。正确的写入时序。正确的写入时序图见下图。图见下图。二、动态二、动态MOSMOS存储器存储器(DRAM)(DRAM)在六管静态存储元电路中，在六管静态存储元电路中，信息暂存于信息暂存于T T1 1，T T2 2管的栅极，管的栅极，这是因为管子总是存在着一这是因为管子总是存在着一定的电容。负载管定的电容。负载管T T3 3，T T4 4是是为了给这些存储电荷补充电为了给这些存储电荷补充电荷用的。荷用的。由于由于MOSMOS的栅极电阻很的栅极电阻很高，故泄漏电流很小，在一高，故泄漏电流很小，在一定的时间内这些信息电荷可定的时间内这些信息电荷可以维持住。为了减少管子以以维持住。为了减少管子以提高

40、集成度，把负载管提高集成度，把负载管T T3 3，T T4 4去掉，这样变成了四管的去掉，这样变成了四管的动态存储电路。动态存储电路。1.四管动态存储元 写操作写操作:I/OI/O与与I/OI/O加相反的电平，当加相反的电平，当T5,T6T5,T6截止时，截止时，靠靠T1T1，T2T2管栅极电容的存储作用，在一定时间内管栅极电容的存储作用，在一定时间内(如如2ms)2ms)可保留所写入的信息。可保留所写入的信息。读操作读操作:先给出预充信号，使先给出预充信号，使T9T9，T10T10管导通，位线管导通，位线D D和和D D上的电容都达到电源电压。字选择线使上的电容都达到电源电压。字选择线使T5

41、T5，T6T6管导通时，存储的信息通过管导通时，存储的信息通过A A，B B端向位线输出。端向位线输出。刷新操作刷新操作:为防止存储的信息电荷泄漏而丢失信息，为防止存储的信息电荷泄漏而丢失信息，由外界按一定规律不断给栅极进行充电，补足栅由外界按一定规律不断给栅极进行充电，补足栅极的信息电荷。极的信息电荷。四管的动态存储电路和六管静态存储元电路的区别：写操作写操作：I/O与与I/O加相反的电平，当加相反的电平，当T5、T6截截止时，靠止时，靠T1、T2管栅极电容的存储作用，在管栅极电容的存储作用，在一定时间内一定时间内(如如2ms)可保留所写入的信息。可保留所写入的信息。读操作读操作：先给出预充

42、信号，使：先给出预充信号，使T9、T10管导通，管导通，位线位线D和和D上的电容都达到电源电压。字选择上的电容都达到电源电压。字选择线使线使T5、T6管导通时，存储的信息通过管导通时，存储的信息通过A、B端向位线输出。端向位线输出。刷新操作刷新操作：为防止存储的信息电荷泄漏而丢失：为防止存储的信息电荷泄漏而丢失信息，由外界按一定规律不断给栅极进行充电，信息，由外界按一定规律不断给栅极进行充电，补足栅极的信息电荷。补足栅极的信息电荷。写入写入：字选择线为：字选择线为“1 1”，T1T1管导通，写入信息管导通，写入信息由位线由位线(数据线数据线)存入电容存入电容C C中；中；读出读出：字选择线为：

43、字选择线为“1 1”，存储在电容，存储在电容C C上的电上的电荷，通过荷，通过T1T1输出到数据线上，通过读出放大器输出到数据线上，通过读出放大器即可得到存储信息。即可得到存储信息。2.单管动态存储元 单管动态存储元电路由一个管子T1和一个电容C构成。四管与单管动态存储元的优点和缺点四管与单管动态存储元的优点和缺点:（1 1）四管：管子多，占有芯片面积大。）四管：管子多，占有芯片面积大。单管：单管，元件数量少，集成度高单管：单管，元件数量少，集成度高（2 2）四管：外围电路较简单，读出过程同时刷新，）四管：外围电路较简单，读出过程同时刷新，单管：因读单管：因读“1 1”和和“0 0”时，数据线

44、上电平差很时，数据线上电平差很小，小，需要有高鉴别能力的读出放大器配合工作，需要有高鉴别能力的读出放大器配合工作，外围电路比较复杂。外围电路比较复杂。DRAMDRAM存储器芯片的结构大体与存储器芯片的结构大体与SRAMSRAM存储器芯片存储器芯片相似，由存储体与外围电路构成。但它集成度要高，相似，由存储体与外围电路构成。但它集成度要高，外围电路更复杂。外围电路更复杂。下图是下图是16K116K1位的位的DRAMDRAM存储器片存储器片21162116的逻辑结的逻辑结构示意图。构示意图。3.3.动态动态MOS RAMMOS RAM芯片实例芯片实例2116的逻辑结构示意图DRAM与与SRAM有两点

45、不同：有两点不同：（1）数据输入输出分开）数据输入输出分开（DRAM：Din和和Dout）（2）控制信号）控制信号DRAM只有只有WE，而没有，而没有CS定义：定义：刷新。刷新。动态存储器依靠电容电荷存储信息。平时无电源动态存储器依靠电容电荷存储信息。平时无电源供电，时间一长电容电荷会泄放，需定期向电容供电，时间一长电容电荷会泄放，需定期向电容补充电荷，以保持信息不变。补充电荷，以保持信息不变。定期向电容补充电荷定期向电容补充电荷原因：原因：的刷新的刷新刷新周期刷新周期：从上一次刷新结束到下一次对整个：从上一次刷新结束到下一次对整个DRAMDRAM全部刷新一遍全部刷新一遍为止，这一段时间间隔称

46、为刷新周期。为止，这一段时间间隔称为刷新周期。刷新操作刷新操作：即是按行来执行内部的读操作。由刷新计数器产生行：即是按行来执行内部的读操作。由刷新计数器产生行地址，选择当前要刷新的行，地址，选择当前要刷新的行，读即刷新读即刷新，刷新一行所需时间即，刷新一行所需时间即是是一个存储周期一个存储周期。刷新行数刷新行数：单个芯片的单个矩阵的行数。：单个芯片的单个矩阵的行数。对于内部包含多个存储矩阵的芯片，各个矩阵的同一行是对于内部包含多个存储矩阵的芯片，各个矩阵的同一行是被同时刷新的。被同时刷新的。对于多个芯片连接构成的对于多个芯片连接构成的DRAMDRAM，DRAMDRAM控制器将选中所有芯控制器将

47、选中所有芯片的同一行来进行逐行刷新。片的同一行来进行逐行刷新。单元刷新间隔时间单元刷新间隔时间：DRAMDRAM允许的最大信息保持时间；一般为允许的最大信息保持时间；一般为2ms2ms。刷新方式刷新方式：集中式刷新、分散式刷新和异步式刷新。：集中式刷新、分散式刷新和异步式刷新。的刷新的刷新 在在2ms2ms单元刷新间隔时间内，集中对单元刷新间隔时间内，集中对128128行刷新一遍，所行刷新一遍，所需时间需时间128500ns=64s128500ns=64s，其余时间则用于访问操作。，其余时间则用于访问操作。在内部刷新时间（在内部刷新时间（64s64s）内，不允许访存，这段时间被）内，不允许访存

48、，这段时间被称为称为死时间死时间。集中式刷新集中式刷新例：例：64K1位位DRAM芯片中，存芯片中，存储电路由路由4个独立的个独立的128128的的存存储矩矩阵组成。成。设存存储器存器存储周期周期为500ns，单元刷新元刷新间隔是隔是2ms。用在实时要求不高的场合。用在实时要求不高的场合。在任何一个存储周期内，分为访存和刷新两个子周期。在任何一个存储周期内，分为访存和刷新两个子周期。访存时间内，供访存时间内，供CPUCPU和其他主设备访问。和其他主设备访问。在刷新时间内，对在刷新时间内，对DRAMDRAM的某一行刷新。的某一行刷新。存储周期为存储周期为存储器存储周期的两倍存储器存储周期的两倍，

49、即，即500ns2500ns21 s1 s。刷新周期缩短，刷新周期缩短，为为128 1 s 128 1 s 128 s128 s。在。在2ms2ms的单元的单元刷新间隔时间内，对刷新间隔时间内，对DRAMDRAM刷新了刷新了2ms128s2ms128s遍。遍。分散式刷新分散式刷新用在低速系统中。用在低速系统中。异步式刷新异步式刷新异步刷新采取折中的办法，在异步刷新采取折中的办法，在2ms2ms内分散地把各行刷新内分散地把各行刷新一遍。一遍。避免了分散式刷新中不必要的多次刷新，提高了整机避免了分散式刷新中不必要的多次刷新，提高了整机速度；同时又解决了集中式刷新中速度；同时又解决了集中式刷新中“死

50、区死区”时间过长时间过长的问题。的问题。刷新信号的周期为。让刷新电路每隔刷新信号的周期为。让刷新电路每隔15s15s产生一个刷产生一个刷新信号，刷新一行。新信号，刷新一行。用在大多数计算机中。用在大多数计算机中。【例例2 2】说明说明1M11M1位位DRAMDRAM片子的刷新方法，片子的刷新方法，刷新周期定为刷新周期定为8ms 8ms【解解】如果选择一个行地址进行刷新，如果选择一个行地址进行刷新，刷新地址刷新地址为为A0A0A8A8，因此这一行上的，因此这一行上的20482048个存储元同时进行个存储元同时进行刷新，即在刷新，即在8ms8ms内进行内进行512512个周期的刷新。按照这个个周期