《ARM系统硬件设计》PPT课件.ppt

《《ARM系统硬件设计》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《ARM系统硬件设计》PPT课件.ppt（65页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、ARMARM系系统硬件硬件设计第第4章章ARM系统硬件系统硬件设计设计ARMARM系系统硬件硬件设计内内 容容4.1 JXARM9-2410硬件硬件组成成4.2 最小系最小系统的的设计4.3 外外设及系及系统总线4.4 印制板的印制板的设计4.5 硬件系硬件系统的的调试ARMARM系系统硬件硬件设计4.1 JXARM9-2410硬件组成硬件组成ARMARM系系统硬件硬件设计S3C2410X内部结构图内部结构图ARMARM系系统硬件硬件设计S3C2410X片上资源片上资源ARM920T核、工作核、工作频率率203MHz；16KB 数据数据Cache，16KB 指令指令Cache，MMU，外部存外

2、部存储器控制器；器控制器；LCD控制器（支持黑白、灰度、控制器（支持黑白、灰度、Color STN、TFT屏），屏），触摸屏接口；触摸屏接口；NAND FLASH控制器，控制器，SD/MMC接口支持，接口支持，4个个DMA通通道；道；3通道通道UART、1个多主个多主I2C总线控制器、控制器、1个个IIS总线控制控制器；器；4通道通道PWM定定时器及一个内部定器及一个内部定时器；器；117个通用个通用I/O口；口；24个外部中断源；个外部中断源；两个两个USB主主/一个一个USB从；从；8通道通道10位位ADC；实时时钟及看及看门狗定狗定时器等。器等。ARMARM系系统硬件硬件设计S3C241

3、0X特性特性V I/OV电源管理模式：源管理模式：Normal、Slow、Idle、Power off 272-FBGAARMARM系系统硬件硬件设计S3C2410X的引脚分布图的引脚分布图ARMARM系系统硬件硬件设计S3C2410X的存储器映射的存储器映射ARMARM系系统硬件硬件设计总线控制信号总线控制信号ARMARM系系统硬件硬件设计SDRAM/SRAMARMARM系系统硬件硬件设计NAND FlashARMARM系系统硬件硬件设计LCD控制信号控制信号ARMARM系系统硬件硬件设计中断控制信号中断控制信号ARMARM系系统硬件硬件设计DMA控制信号控制信号ARMARM系系统硬件硬件设

4、计UART控制信号控制信号ARMARM系系统硬件硬件设计ADCARMARM系系统硬件硬件设计IIC-BUS控制信号控制信号ARMARM系系统硬件硬件设计IIS-BUS控制信号控制信号ARMARM系系统硬件硬件设计触摸屏接口控制信号触摸屏接口控制信号ARMARM系系统硬件硬件设计USB主接口信号主接口信号ARMARM系系统硬件硬件设计USB从接口信号从接口信号ARMARM系系统硬件硬件设计SPI接口信号接口信号ARMARM系系统硬件硬件设计GPIOARMARM系系统硬件硬件设计TIMER/PWM控制信号控制信号ARMARM系系统硬件硬件设计复位和时钟信号复位和时钟信号ARMARM系系统硬件硬件设

5、计JTAG测试逻辑测试逻辑ARMARM系系统硬件硬件设计电源电源ARMARM系系统硬件硬件设计4.2 最小系统的设计最小系统的设计1、一个嵌入式、一个嵌入式处理器是不能独立工作的，必理器是不能独立工作的，必须给它供它供电、加上、加上时钟信号、提供复位信号，如果芯片没有片信号、提供复位信号，如果芯片没有片内程序存内程序存储器，器，则还要加上存要加上存储器系器系统，然后嵌入式，然后嵌入式处理器才可能工作。理器才可能工作。2、这些提供嵌入式些提供嵌入式处理器运行所必理器运行所必须的条件的的条件的电路与路与嵌入式嵌入式处理器共同构成了理器共同构成了这个嵌入式个嵌入式处理器的最小系理器的最小系统。3、大

6、多数基于、大多数基于ARM9处理器核的微控制器都有理器核的微控制器都有调试接接口，口，这部分在芯片部分在芯片实际工作工作时不是必需的，但因不是必需的，但因为这部分在开部分在开发时很重要，所以把很重要，所以把这部分也部分也归入到最小系入到最小系统中。中。ARMARM系系统硬件硬件设计最小系统框图嵌入式控制器时钟电路调试测试接口复位电路存储器电路电源电路可选，当嵌入式处理器中无存储器时，或需扩充存储器时，需加上。可选，方便调试和测试，一般都加上。ARMARM系系统硬件硬件设计电源电路电源电路-概述概述电源系源系统为整个系整个系统提供能量，是整个系提供能量，是整个系统工作的基工作的基础，具有极其重要

7、的地位。，具有极其重要的地位。电源系源系统处理的好坏，将直接影响到整个系理的好坏，将直接影响到整个系统的的稳定性、可靠性等。多定性、可靠性等。多电源系源系统的的设计、电源源的分配、印制板的分配、印制板设计中中电源的源的设计等，都是等，都是必必须考考虑的。的。ARMARM系系统硬件硬件设计电源电路电源电路-考虑的因素考虑的因素1.输入的入的电压范范围、电流；流；2.输出的出的电压、最大、最大电流、最大功率；流、最大功率；3.输出出纹波大小；波大小；4.安全因素；安全因素；5.电池兼容和池兼容和电磁干磁干扰；6.体体积要求；要求；7.成本要求。成本要求。ARMARM系系统硬件硬件设计电源电路电源电

8、路-需求分析需求分析1、一般是多、一般是多电源系源系统，I/OVV（S3C44B0）、）、1.8V（S3C2410）V（PXA255）供供电，有可，有可能能还包含包含5V或或12V等等电源；源；2、一般将数字一般将数字电源和模源和模拟电源分源分别供供电；3、要求、要求电源源纹波比波比较小，一般采用小，一般采用LDO供供电；ARMARM系系统硬件硬件设计电源电路电源电路-芯片选型芯片选型1、有很多厂家均生、有很多厂家均生产LDO DC-DC转换芯芯片，如片，如Maxim、Linear、Sipex、TI、Microchip等；等；2、转换到到5V的芯片有的芯片有UA7805、TL750L05、LT

9、C3425、REG1117-5等；等；3、V的芯片有的芯片有等；等；ARMARM系系统硬件硬件设计电源电路电源电路-参考电路参考电路ARMARM系系统硬件硬件设计时钟电路时钟电路1、主、主时钟电路路2、RTC时钟电路路3、主、主时钟及及USB时钟滤波波 时钟电路用于向路用于向CPU及其它及其它电路提供工作路提供工作时钟，在，在该系系统中，中，S3C2410X使用无源晶振，晶振的接法如下使用无源晶振，晶振的接法如下图所示所示主时钟电路RTC时钟电路主时钟及USB时钟滤波ARMARM系系统硬件硬件设计时钟电路时钟电路1、根据、根据S3C2410X的最高工作的最高工作频率以及率以及PLL电路路的工作

10、方式，的工作方式，选择12MHz的无源晶振。的无源晶振。12MHz的的晶振晶振频率率经过S3C2410X片内的片内的PLLMHz的的频率。率。2、片内的、片内的PLL电路兼有路兼有频率放大和信号提率放大和信号提纯的的功能，因此，系功能，因此，系统可以以可以以较低的外部低的外部时钟信号信号获得得较高的工作高的工作频率，以降低因高速开关率，以降低因高速开关时钟所造成的高所造成的高频噪声。噪声。ARMARM系系统硬件硬件设计复位电路复位电路由由RC电路及施密特触路及施密特触发器器组成：成：ARMARM系系统硬件硬件设计JTAG调试接口电路调试接口电路1、JTAG(Joint Test Action

11、Group，联合合测试行行动小小组)是一种国是一种国际标准准测试协议，主要用于芯片内，主要用于芯片内部部测试及及对系系统进行仿真、行仿真、调试。目前大多数比。目前大多数比较复复杂的器件都支持的器件都支持JTAG协议，如，如ARM、DSP、FPGA器件等。器件等。2、标准的准的JTAG接口是接口是4线：TMS、TCK、TDI、TDO，分分别为测试模式模式选择、测试时钟、测试数据数据输入和入和测试数据数据输出。出。3、通、通过JTAG接口，可接口，可对芯片内部的所有部件芯片内部的所有部件进行行访问，因而是开，因而是开发调试嵌入式系嵌入式系统的一种的一种简洁高效高效的手段。目前的手段。目前JTAG接

12、口的接口的连接有两种接有两种标准，即准，即14针接口和接口和20针接口。接口。ARMARM系系统硬件硬件设计JTAG调试接口电路调试接口电路-14针接口针接口及定义及定义ARMARM系系统硬件硬件设计JTAG调试接口电路调试接口电路-20针接口针接口及定义及定义ARMARM系系统硬件硬件设计JTAG接口电路设计接口电接口电路设计接口电路路必须接上拉20针JTAG接口ARMARM系系统硬件硬件设计SDRAM接口电路设计接口电路设计SDRAM简介简介与与Flash存存储器相比器相比较，SDRAM不具有掉不具有掉电保持数据的特性，保持数据的特性，但其存取速度大大高于但其存取速度大大高于Flash存存

13、储器，且具有器，且具有读/写属性，因写属性，因此此，SDRAM在系在系统中主要用作程序的运行空中主要用作程序的运行空间，数据及堆，数据及堆栈区。区。当系当系统启启动时，CPU首先从复位地址首先从复位地址0 x0处读取启取启动代代码，在，在完成系完成系统的初始化后，程序代的初始化后，程序代码一般一般应调入入SDRAM中运行，中运行，以提高系以提高系统的运行速度，同的运行速度，同时，系，系统及用及用户堆堆栈、运行数据、运行数据也都放在也都放在SDRAM中。中。SDRAM具有具有单位空位空间存存储容量大和价格便宜的容量大和价格便宜的优点，已广泛点，已广泛应用在各种嵌入式系用在各种嵌入式系统中。中。S

14、DRAM的存的存储单元可以理解元可以理解为一一个个电容，容，总是是倾向于放向于放电，为避免数据避免数据丢失，必失，必须定定时刷新刷新（充（充电）。因此，要在系）。因此，要在系统中使用中使用SDRAM，就要求微就要求微处理器理器具有刷新控制具有刷新控制逻辑，或在系，或在系统中另外加入刷新控制中另外加入刷新控制逻辑电路。路。S3C2410X在片内具有独立的在片内具有独立的SDRAM刷新控制刷新控制逻辑，可方便，可方便地与地与SDRAM接口。接口。ARMARM系系统硬件硬件设计SDRAM接口电路设计接口电路设计SDRAM选型选型1、目前常用的、目前常用的SDRAMV。主要的生主要的生产厂商厂商为HY

15、UNDAI、Winbond等。他等。他们生生产的同型器件一般具有相同的的同型器件一般具有相同的电气特性气特性和封装形式，可通用。和封装形式，可通用。本系本系统中使用中使用Winbond的的57V561620或或W982516。57V561620存存储容量容量为4组4MV，常常见封装封装为54脚脚TSOP，兼兼容容LVTTL接口，支持自接口，支持自动刷新（刷新（Auto-Refresh）和自刷新和自刷新（Self-Refresh），），16位数据位数据宽度。度。ARMARM系系统硬件硬件设计SDRAM接口电路设计接口电路设计57V561620引引脚分布脚分布ARMARM系系统硬件硬件设计SDRA

16、M接口电路设计接口电路设计 57V561620引脚信号描述引脚信号描述ARMARM系系统硬件硬件设计SDRAM接口电路设计接口电路设计SDRAM接口电路接口电路ARMARM系系统硬件硬件设计FLASH接口电路设计接口电路设计FLASH简介简介Flash存存储器是一种可在系器是一种可在系统（In-System）进行行电擦写，掉擦写，掉电后信息不后信息不丢失的存失的存储器。器。它具有低功耗、大容量、擦写速度快、可整片或分扇区在系它具有低功耗、大容量、擦写速度快、可整片或分扇区在系统编程（程（烧写）、擦除等特点，并且可由内部嵌入的算法完写）、擦除等特点，并且可由内部嵌入的算法完成成对芯片的操作，因而

17、在各种嵌入式系芯片的操作，因而在各种嵌入式系统中得到了广泛的中得到了广泛的应用。用。作作为一种非易失性存一种非易失性存储器，器，Flash在系在系统中通常用于存放程序中通常用于存放程序代代码、常量表以及一些在系、常量表以及一些在系统掉掉电后需要保存的用后需要保存的用户数据等。数据等。ARMARM系系统硬件硬件设计FLASH接口电路设计接口电路设计FLASH选型选型常用的常用的FlashV。主要的生主要的生产厂商厂商为INTEL、ATMEL、AMD、HYUNDAI等。等。本系本系统中使用中使用INTEL的的TE28F128J3A。TE28F128J3A存存储容量容量为16M字字节，工作，工作电压

18、为V，采用采用56脚脚TSOP封装或封装或48脚脚FBGA封装，封装，16位数据位数据宽度。度。TE28F128J3AV电压即可完成在系即可完成在系统的的编程与擦除操作，通程与擦除操作，通过对其内部的命令寄存器写入其内部的命令寄存器写入标准的命令序列，可准的命令序列，可对Flash进行行编程（程（烧写）、整片擦除、按扇区擦除以及其他操作。写）、整片擦除、按扇区擦除以及其他操作。ARMARM系系统硬件硬件设计FLASH接口电路设计接口电路设计TE28F128J3A引脚分布引脚分布ARMARM系系统硬件硬件设计FLASH接口电路设计接口电路设计TE28F128J3A引脚信号描述引脚信号描述ARMA

19、RM系系统硬件硬件设计FLASH接口电路设计接口电路设计FLASH接口电路接口电路ARMARM系系统硬件硬件设计4.3 外设及系统总线外设及系统总线S3C2410X最小系最小系统+SDRAM+FLASH电路可构成一个完全路可构成一个完全的嵌入式系的嵌入式系统可运行于可运行于SDRAM中的程序，也可以运行中的程序，也可以运行FLASH中的程序中的程序程序大小可以很大，如果将程序保存到程序大小可以很大，如果将程序保存到FLASH中，掉中，掉电后不后不会会丢失，因此，既可以通失，因此，既可以通过JTAG接口接口调试程序，也可以将程程序，也可以将程序序烧写到写到FLASH，然后运行然后运行FLASH中

20、的程序中的程序在此基在此基础上加入必要的接口及其他上加入必要的接口及其他电路，就构成了具体的路，就构成了具体的S3C2410X应用系用系统ARMARM系系统硬件硬件设计串口接口电路设计串口简介串口接口电路设计串口简介几乎所有的微控制器、几乎所有的微控制器、PC都提供串行接口，使用都提供串行接口，使用电子工子工业协会（会（EIA）推荐的推荐的RS-232-C标准，准，这是一种很常用的串行数据是一种很常用的串行数据传输总线标准。准。早期它被早期它被应用于用于计算机和算机和终端通端通过电话线和和MODEM进行行远距离的数据距离的数据传输，随着微型，随着微型计算机和微控制器的算机和微控制器的发展，不展

21、，不仅远距离，近距离也采用距离，近距离也采用该通信方式。在近距离通信系通信方式。在近距离通信系统中，中，不再使用不再使用电话线和和MODEM，而直接而直接进行端到端的行端到端的连接。接。RS-232-C标准采用的接口是准采用的接口是9芯或芯或25芯的芯的D型插型插头，以常用的，以常用的9芯芯D型插型插头为例，各引脚定例，各引脚定义下所示：下所示：ARMARM系系统硬件硬件设计串口接口电路设计串口芯片串口接口电路设计串口芯片选型选型要完成最基本的串行通信功能，要完成最基本的串行通信功能，实际上只需要上只需要RXD、TXD和和GND即可，但由于即可，但由于RS-232-C标准所定准所定义的高、低的

22、高、低电平信号与平信号与S3C2410X系系统的的TTL电路所定路所定义的高、低的高、低电平信号完全不同。平信号完全不同。TTL的的标准准逻辑“1”对应2电平，平，标准准逻辑“0”对应0电平，平，而而RS-232-C标准采用准采用负逻辑方式，方式，标准准逻辑“1”对应-5V-15V电平，平，标准准逻辑“0”对应+5V+15V电平，平，显然，两然，两者者间要要进行通信必行通信必须经过信号信号电平的平的转换。目前常使用的目前常使用的电平平转换电路路为Sipex公司的公司的SP3232E。ARMARM系系统硬件硬件设计串口接口电路设计串口接口电路设计SP3232E引脚分布引脚分布ARMARM系系统硬

23、件硬件设计串口接口电路设计串口接口串口接口电路设计串口接口电路电路RS232电平TTL电平ARMARM系系统硬件硬件设计IIC接口电路设计接口电路设计IIC简介简介IIC总线是一种用于是一种用于IC器件之器件之间连接的二接的二线制制总线。它通。它通过SDA（串行数串行数据据线）及）及SCL（串行串行时钟线）两）两线在在连接到接到总线上的器件之上的器件之间传送信息，送信息，并根据地址并根据地址识别每个器件：不管是微控制器、存每个器件：不管是微控制器、存储器、器、LCD驱动器器还是是键盘接口。接口。带有有IIC总线接口的器件可十分方便地用来将一个或多个微控制器及外接口的器件可十分方便地用来将一个或

24、多个微控制器及外围器件构成系器件构成系统。尽管。尽管这种种总线结构没有并行构没有并行总线那那样大的吞吐能力，但由大的吞吐能力，但由于于连接接线和和连接引脚少，因此其构成的系接引脚少，因此其构成的系统价格低，器件价格低，器件间总线简单，结构构紧凑，而且在凑，而且在总线上增加器件不影响系上增加器件不影响系统的正常工作，系的正常工作，系统修改和可修改和可扩展性好。即使有不同展性好。即使有不同时钟速度的器件速度的器件连接到接到总线上，也能很方便地确定上，也能很方便地确定总线的的时钟，因此在嵌入式系，因此在嵌入式系统中得到了广泛的中得到了广泛的应用。用。S3C2410X内含一个内含一个IIC总线主控器，

25、可方便地与各种主控器，可方便地与各种带有有IIC接口的器件接口的器件相相连。在本在本实验系系统中，外中，外扩一片一片KS24C08作作为IIC存存储器。器。KS24C08提供提供1K字字节的的EEPROM存存储空空间，可用于存放少量在系，可用于存放少量在系统掉掉电时需要保存的数据。需要保存的数据。ARMARM系系统硬件硬件设计IIC接口电路设计接口电路设计IIC接口电接口电路路ARMARM系系统硬件硬件设计4.4 印刷电路板的设计印刷电路板的设计S3C2410X的片内工作的片内工作频率率为60MHz，因此，在印刷因此，在印刷电路板的路板的设计过程中，程中，应该遵循一些高遵循一些高频电路的路的设

26、计基本原基本原则，否，否则会使系会使系统工作不工作不稳定甚至不能正常工作。定甚至不能正常工作。印刷印刷电路板的路板的设计人人员应注意以下几个方面：注意以下几个方面：注意注意电源的源的质量与分配。量与分配。同同类型信号型信号线应该成成组、平行分布。、平行分布。ARMARM系系统硬件硬件设计电源质量与分配电源质量与分配电源源滤波波为提高系提高系统的的电源源质量，消除低量，消除低频噪声噪声对系系统的影响，的影响，一般一般应在在电源源进入印刷入印刷电路板的位置和靠近各器件的路板的位置和靠近各器件的电源引脚源引脚处加上加上滤波器，以消除波器，以消除电源的噪声，常用的方法源的噪声，常用的方法是在是在这些位

27、置加上几十到几百微法的些位置加上几十到几百微法的电容。容。uF左右地左右地电容，可以很好地容，可以很好地滤出高出高频噪声的影响。噪声的影响。ARMARM系系统硬件硬件设计电源质量与分配电源质量与分配电源分配源分配实际的工程的工程应用和理用和理论都都证实，电源的分配源的分配对系系统的的稳定定性有很大的影响，因此，在性有很大的影响，因此，在设计印刷印刷电路板路板时，要注意，要注意电源的分配源的分配问题。在印刷在印刷电路板上，路板上，电源的供源的供给一般采用一般采用电源源总线（双面板）（双面板）或或电源源层（多（多层板）的方式。板）的方式。电源源总线由两条或多条由两条或多条较宽的的线组成，由于受到成

28、，由于受到电路板面路板面积的限制，一般不可能布得的限制，一般不可能布得过宽，因此存在，因此存在较大的直流大的直流电阻，但在双面板得阻，但在双面板得设计中也中也只好采用只好采用这种方式了，只是在布种方式了，只是在布线的的过程中，程中，应尽量注意尽量注意这个个问题。在多在多层板的板的设计中，一般使用中，一般使用电源源层的方式的方式给系系统供供电。该方式方式专门拿出一拿出一层作作为电源源层而不再在其上布信号而不再在其上布信号线。由于由于电源源层遍及遍及电路板的全面路板的全面积，因此直流，因此直流电阻非常的小，阻非常的小，采用采用这种方式可有效的降低噪声，提高系种方式可有效的降低噪声，提高系统的的稳定

29、性。定性。ARMARM系系统硬件硬件设计同类型信号线的分布同类型信号线的分布在各种微在各种微处理器的理器的输入入输出信号中，出信号中，总有相当一部有相当一部分是相同分是相同类型的，例如数据型的，例如数据线、地址、地址线。对这些相同些相同类型的信号型的信号线应该成成组、平行分布，同、平行分布，同时注意它注意它们之之间的的长短差异不要太大，采用短差异不要太大，采用这种布种布线方式，不但可以减少干方式，不但可以减少干扰，增加系，增加系统的的稳定性，定性，还可以使布可以使布线变得得简单，印刷，印刷电路板的外路板的外观更美更美观。ARMARM系系统硬件硬件设计4.5 4.5 硬件系统的调试硬件系统的调试

30、尽可能的从尽可能的从简单到复到复杂，一个，一个单元一个元一个单元地元地焊接接调试，以便在以便在调试过程中遇到困程中遇到困难时缩小故障范小故障范围，在，在调试过程程中，中，应先确定先确定电路没有短路，才能通路没有短路，才能通电调试。先从最小系先从最小系统调试：S3C2410X+电源源电路路+晶振晶振电路路+复复位位电路路+JTAG接口接口然后加上然后加上SDRAM，再加上再加上FLASH，然后再加上其它接口然后再加上其它接口芯片在工作芯片在工作时有一定的有一定的发热是正常的，但如果有芯片特是正常的，但如果有芯片特别发烫，则一定有故障存在，需断一定有故障存在，需断电检查确确认无无误后方可后方可继续

31、通通电调试。ARMARM系系统硬件硬件设计电源、晶振及复位电路调试电源、晶振及复位电路调试调试电源源电路之前，尽量少接器件，通路之前，尽量少接器件，通电之前之前检查有无短有无短路路现象象用示波器用示波器观测，晶振的，晶振的输出出应为12MHz复位复位电路的路的nRESETV），），按下按按下按钮后后变为低低电平，按平，按钮松松开后开后应恢复到高恢复到高电平平ARMARM系系统硬件硬件设计JTAGJTAG接口电路调试接口电路调试调试JTAG接口接口电路之前，路之前，应该保保证晶振已晶振已经起振起振检测JTAG接口的接口的TMS、TCK、TDI、TDO信号是否已与信号是否已与S3C4510B的的对应引脚相引脚相连连接接调试器，看是否能器，看是否能够连接上，如果接上，如果连接不上，接不上，检查TMS、TCK、TDI、TDO等等信号是否正常信号是否正常正常工作正常工作时，TRST应该为高高电平，如果平，如果连接不上接不上调试器，器，需要需要检查该信号信号