《主存储器》PPT课件.ppt

《《主存储器》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《主存储器》PPT课件.ppt（74页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机组成原理计算机组成原理第第4章章 主存储器主存储器1.存存储器容量器容量扩展展n位位扩展展n字字扩展展n字位字位扩展展2.存存储控制控制n集中刷新集中刷新n分散刷新分散刷新n异步刷新异步刷新3.存存储校校验线路路4.8 半导体存储器的组成与控制半导体存储器的组成与控制复习（一）复习（一）vRAM存存储器芯片器芯片总结 RAM存存储器芯片有多种型号，每一器芯片有多种型号，每一RAM存存储器芯器芯片具有：片具有：n地址地址线Ai：引脚数与存：引脚数与存储芯片的芯片的单元数有关；元数有关；n数据数据线Di：引脚数与存：引脚数与存储芯片的字芯片的字长有关；有关；n片片选信号信号CS：只有：只有C

2、S有效有效时，芯片才被，芯片才被选中，中，所所连地址地址线才有效，才能才有效，才能进行行读/写操作。写操作。n读/写信号写信号WE：为0，控制写入，控制写入电路路进行写入；行写入；为1，控制，控制读出出电路路进行行读出。出。n电源源线、地、地线复习（二）复习（二）例例1：某：某RAM芯片，其存芯片，其存储容量容量为16K8位，位，问：（1）该芯片引出芯片引出线的最小数目的最小数目应为多少？多少？（2）存）存储器芯片的地址范器芯片的地址范围是什么？是什么？解：解：（1）16K=214，所以地址线，所以地址线14根；字长根；字长8位，所以数据线位，所以数据线8根。根。14 +8 +1 +1 +1

3、+1 =26地址线地址线 数据线数据线 片选片选 读读/写写 电源线电源线 地线地线（2）存储器芯片的）存储器芯片的地址范围地址范围为为0000H3FFFH存储器芯片的地址范围：存储器芯片的地址范围：地址线从全地址线从全“0”到全到全“1”的所有编码的所有编码复习（三）复习（三）vSRAM芯片芯片2114（1K4位）位）外特性：外特性：地址端：地址端：21142114（1K41K4）1 19 910101818A6 A5 A4 A3 A0 A1 A2 CS GNDA6 A5 A4 A3 A0 A1 A2 CS GNDVcc A7 A8 A9 D0 D1 D2 D3 WEVcc A7 A8 A9

4、 D0 D1 D2 D3 WEA9A9A0A0（入）（入）数据端：数据端：D3D3D0D0（入（入/出）出）控制端：控制端：片选片选CSCS=0=0 选中芯片选中芯片=1=1 未选中芯片未选中芯片写使能写使能WEWE=0=0 写写=1=1 读读电源、地电源、地1、存储器容量扩展、存储器容量扩展位位扩展扩展 扩展每个存储单元的位数扩展每个存储单元的位数(扩展扩展宽度宽度)字字扩展扩展 扩展存储单元的个数扩展存储单元的个数 (扩展扩展长度长度)字位字位扩展扩展 两者的综合两者的综合 (扩展扩展宽度和长度宽度和长度)假设扩展同种芯片，则需要的芯片假设扩展同种芯片，则需要的芯片 ：总片数总容量总片数总

5、容量/（容量（容量/片）片）位扩展位扩展字扩展字扩展字位扩展字位扩展1、存储器容量扩展、存储器容量扩展位扩展位扩展例例2 使用使用8K1位位RAM芯片芯片组组成成8K8位的存位的存储储器，画出器，画出逻辑逻辑框框图图。分析：分析：芯片位数小于存芯片位数小于存储储器所要求的位数，需器所要求的位数，需进进行位行位扩扩展。展。8个芯片的关系是平等的，同个芯片的关系是平等的，同时时工作，并工作，并联联的，的，对对应应的地址一一相的地址一一相连连。详细详细的的连连接接见见下下图图：I/OI/OI/OI/OI/OI/OCS8K1位位RAM芯片芯片组组成成8K8位的存位的存储储器器D0D7数数据据线线 I/

6、O8K1I/OWEA0A12地地址址线线每片一位组成一个字节每片一位组成一个字节位位扩扩展展总结总结：v当构成内存的存当构成内存的存储芯片的字芯片的字长 内存内存单元的字元的字长时，就要就要进行行位位扩展展，使每个，使每个单元的字元的字长满足要求。足要求。v位位扩展展方法方法：将每片的地址将每片的地址线、片、片选CS、读写控制写控制线并并联，数据，数据线分分别引出引出。v位位扩展展特点特点：存存储器的器的单元数不元数不变，位数增加，位数增加。1、存储器容量扩展、存储器容量扩展字扩展字扩展例例3 使用使用16K8位的位的RAM芯片芯片组组成一个成一个64K8位的存位的存储储器。器。分析：分析：芯

7、片芯片的字数不的字数不够，需需进进行行字字扩展。展。共需芯片数目是共需芯片数目是64K16K4。将。将4片片RAM的地址的地址线、数据、数据线、读写写线一一一一对应并并联。出出现地址地址线不不够问题，如何解决？，如何解决？可以用高可以用高2位位地址作地址作为选片端。片端。详细详细的的连连接接见见下下图图：CSWE CSWE CSWE CSWE16K8位的位的RAM芯片芯片组组成一个成一个64K8位的存位的存储储器器地地址址端端地地址址端端 CSWE地地址址端端地地址址端端10字字扩扩展展总结总结：v特点特点:地址空地址空间的的扩展。芯片每个展。芯片每个单元中的字元中的字长满足，足，但但单元数不

8、元数不满足足。v扩展原展原则：每个芯片的地址每个芯片的地址线、数据、数据线、读写控制写控制线并并联，仅片片选端端分分别引出引出，以，以实现每个芯片占据不每个芯片占据不同的地址范同的地址范围。1、存储器容量扩展、存储器容量扩展字位扩展字位扩展v实际存存储器往往需要在字向、位向两个方向同器往往需要在字向、位向两个方向同时扩展。展。v一个存一个存储器的容量器的容量为MN位，若使用位，若使用LK位的存位的存储芯片，芯片，则该存存储器共需的芯片个数器共需的芯片个数为：M NL Kv需解决：需解决：芯片的芯片的选用、用、地址分配与片地址分配与片选逻辑、信号信号线的的连接。接。要求：要求：1、确定整个存、确

9、定整个存储器所需的芯片数及芯片的分器所需的芯片数及芯片的分组情况情况；2、确定存、确定存储器及每器及每组芯片的地址范芯片的地址范围；3、说明地址明地址线的分配方法，并画出存的分配方法，并画出存储器的器的结构构图。2114（1K4）SRAM芯片芯片组组成容量成容量为为4K8的存的存储储器器例例4用用2114（1K4）SRAM芯片芯片组成容量成容量为4K8的存的存储器。器。2114（1K4）SRAM芯片芯片组组成容量成容量为为4K8的存的存储储器器1.计算芯片数算芯片数先先扩展位数，再展位数，再扩展展单元数。元数。2片片1K4 1K8 4组1K8 4K8 8片片 分析：分析：整个存整个存储器所需要

10、芯片数器所需要芯片数=（48）/（14）=8片片每每组需需2114（1K4）SRAM 芯片芯片2片片，共，共4组。位位扩展展2片芯片片芯片CS连在一起，在一起，4组字字扩展展CS要分开。要分开。2114（1K4）SRAM芯片芯片组组成容量成容量为为4K8的存的存储储器器存存储器器寻址址逻辑2.地址分配与片地址分配与片选逻辑芯片内的芯片内的寻址系址系统(二二级译码)芯片外的芯片外的地址分配地址分配与与片片选逻辑为芯片分配哪几位地址，芯片分配哪几位地址，以便以便寻找片内的存找片内的存储单元元由哪几位地址形成芯由哪几位地址形成芯片片选择逻辑，以便，以便寻找芯片找芯片存存储空空间分配：分配：4KB存存

11、储器在器在16位地址空位地址空间(64KB）中占据任意）中占据任意连续区区间。2114（1K4）SRAM芯片芯片组组成容量成容量为为4K8的存的存储储器器A11 A10 A9 A00 0 0 00 0 1 10 1 1 11 0 1 10 1 0 01 0 0 01 1 0 01 1 1 1片选片选 芯片地址芯片地址 64KB1K41K41K41K41K41K41K41K4需需12位地位地址寻址：址寻址：4KBA11A02114芯片芯片为1K4位，片内位，片内寻址需要址需要10根地址根地址线，为A0A9低位地址分配给芯片，高位地址形成片选逻辑。低位地址分配给芯片，高位地址形成片选逻辑。芯片芯片

12、 芯片地址芯片地址 片选信号片选信号 片选逻辑片选逻辑1K1K1K1KA9A0A9A0A9A0A9A0CS0CS1CS2CS3A11A10A11A10A11A10A11A10整个存整个存储器的地址范器的地址范围：000HFFFH共分共分为4组，每，每组的地址范的地址范围为：第一第一组：000H3FFH第二第二组：400H7FFH第三第三组：800HBFFH第四第四组：C00HFFFH2114（1K4）SRAM芯片芯片组组成容量成容量为为4K8的存的存储储器器2114（1K4）SRAM芯片芯片组组成容量成容量为为4K8的存的存储储器器3.连接方式接方式（1）扩展位数展位数（2）扩展展单元数元数（

13、3）连接控制接控制线（4）形成片）形成片选逻辑电路路11100100v例5：某半某半导导体存体存储储器器总总容量容量4K84K8位。其位。其中固化区中固化区2K2K字字节节，选选用用EPROMEPROM芯片芯片27162716（2K82K8位）；工作区位）；工作区2K2K字字节节，选选用用SRAMSRAM芯片芯片21142114（1K4/1K4/片）。地址片）。地址总线总线A A1515A A0 0（低），双向数据（低），双向数据总线总线D D7 7D D0 0（低）。（低）。2K8 1K4 1K4 1K4 1K4000007FF08000BFF0C000FFFa.a.a.a.确定芯片：确定芯

14、片：确定芯片：确定芯片：1 1 1 1块块块块2716271627162716，4 4 4 4块块块块2114211421142114，如图组织逻辑地址，如图组织逻辑地址，如图组织逻辑地址，如图组织逻辑地址b.b.b.b.位扩展就是并联多个芯片位扩展就是并联多个芯片位扩展就是并联多个芯片位扩展就是并联多个芯片的地址线，可以视为多组的地址线，可以视为多组的地址线，可以视为多组的地址线，可以视为多组8 8 8 8位芯片位芯片位芯片位芯片c.c.c.c.字扩展就是确定片选信号，字扩展就是确定片选信号，字扩展就是确定片选信号，字扩展就是确定片选信号，根据地址线总宽度和地址根据地址线总宽度和地址根据地址

15、线总宽度和地址根据地址线总宽度和地址分配情况，确定片选信号分配情况，确定片选信号分配情况，确定片选信号分配情况，确定片选信号产生逻辑产生逻辑产生逻辑产生逻辑 芯片芯片芯片芯片1 1 1 1：/A11/A11/A11/A11 芯片芯片芯片芯片2 2 2 2：A11A11A11A11/A10A10A10A10 芯片芯片芯片芯片3 3 3 3：A11A11A11A11A10A10A10A101K81K8设计目标：设计目标：4K8的地址空间的地址空间v片片选信号的信号的产生生逻辑寻找地址空找地址空间的的特征值n4K4K空空间间需需1212位地址，位地址，A A1515AA1212不用不用n芯片芯片1：

16、000007FF，A A1010AA0 0全部占用全部占用为地址信号，地址信号，A A1111始始终为0，此空，此空间外地址的外地址的A A1111必必为1，故片，故片选逻辑为/A/A1111n芯片芯片2：08000BFF，A A9 9AA0 0全部占用全部占用为地址信号，地址信号，A A1111始始终为1，A A1010始始终为0，故片，故片选逻辑为A A1111/A/A1010n芯片芯片3：0C000FFF，A A9 9AA0 0全部占用全部占用为地址信号，地址信号，A A1111始始终为1，A A1010始始终为1，故片，故片选逻辑为A A1111 AA1010字扩展：片选逻辑具有排他性

17、，确保同字扩展：片选逻辑具有排他性，确保同字扩展：片选逻辑具有排他性，确保同字扩展：片选逻辑具有排他性，确保同一时刻只有一个芯片在工作一时刻只有一个芯片在工作一时刻只有一个芯片在工作一时刻只有一个芯片在工作v设计结果n芯片芯片1 1使用使用1111位地址位地址A A1010A A0 0，A11A11用于用于用于用于片片片片选选n n芯片芯片芯片芯片2 2、3 3都使用并都使用并都使用并都使用并联联的的的的1010位地址位地址位地址位地址A A9 9A A0 0，并将并将A11A11、A10A10用于片用于片用于片用于片选选2K8 1K4 1K4 1K4 1K4000007FF08000BFF0

18、C000FFF27162114211421142114D74D30R/WCS0CS1CS2A11A11A10A11A10A100A90A90地址地址v芯片芯片级存存储器器逻辑图应表示出：表示出：n所用存所用存储芯片。芯片。n各芯片的地址各芯片的地址线。n片片选逻辑。注意，芯片的片注意，芯片的片选信号一般是信号一般是/CS，即，即低低电平有效，平有效，设计往往先从往往先从逻辑命命题真写出真写出逻辑式式n数据数据线。数据。数据总线是双向是双向总线，数据通路，数据通路宽度度8位。位。ROM芯片数据芯片数据为单向输出。出。RAM芯片芯片为双向连接。接。2114每片每片4位，分位，分别连到数据到数据线D

19、7D4和和D3D0，两，两组拼接为8位。位。n读/写控制写控制R/W。2716没有没有R/W输入端，入端，R/W信号信号只送至只送至RAM芯片芯片2114。思考思考题题：用用8K8位的位的ROM芯片和芯片和8K4位的位的RAM芯芯片片组成存成存储器，按字器，按字节编址，其中址，其中RAM的的地址地址为2000H7FFFH，ROM的地址的地址为C000HFFFFH，画出此存，画出此存储器器组成成结构构图及与及与CPU的的连接接图。解解题提示：提示：ROM芯片在芯片在联机工作中是只机工作中是只读不写，即不写，即单向向输出，无出，无WE线。RAM芯片可芯片可读可写，双向可写，双向连接。接。思考思考题

20、题：1.计算容量和芯片数算容量和芯片数高位地址高位地址A15A14A13为001011，RAM的容量的容量为8K3=24K，需要需要8K4位的位的RAM芯片芯片6片片。RAM区：地址范区：地址范围展开展开为 0010 0000 0000 0000 0111 1111 1111 1111RAM单个芯片的容量个芯片的容量为8K=2130111 1111 1111 11110010 0000 0000 0000ROM区：区：末地址首地址末地址首地址=FFFFH C000H=3FFFH所以所以ROM的容量的容量为214=16K，需要，需要8K8位的位的ROM芯片芯片2片片。高位地址高位地址A15A14

21、A13为110111 ROM的地址范的地址范围展开展开为1111 1111 1111 11111100 0000 0000 0000CS1 A15A14A13CS3 A15A14A13CS6 A15A14A13CS7 A15A14A130 0 1 1 1思考思考题题：A15A14A13A12A00 0 1 0 0 1 1 0 1 1 1 1 0 0 0低位地址分配低位地址分配给芯片，高位地址形成片芯片，高位地址形成片选逻辑。选用用3:8译码器（器（74LS138）40KB需需16位地位地址址寻址：址：RAMA15A0ROM64KB8K88K48K48K48K48K48K48K80 1 00 1

22、 00 1 10 1 11 1 11 1 1片选信号片选信号 片选逻辑片选逻辑CS2 A15A14A13存储系统存储系统vCPU与主存与主存n巨大的性能差距巨大的性能差距Memory Wallv提高提高访存效率的途径存效率的途径n增增强存存储器的性能器的性能n增加存增加存储器字器字长n采用并行操作的双端口存采用并行操作的双端口存储器器n每个周期存取多个字每个周期存取多个字nCPU与主存之与主存之间插入高速的插入高速的Cache存储系统存储系统CACHE主存（内存）主存（内存）辅存（外存）辅存（外存）v根据各种存根据各种存储储器的存器的存储储容量、存取速度和价格容量、存取速度和价格比的不同，将它

23、比的不同，将它们们按照按照一定的体系一定的体系结结构构组织组织起起来，使所放的程序和数来，使所放的程序和数据按照一定的据按照一定的层层次分布次分布在各种存在各种存储储器中。器中。CPU Cache是为弥补主存速度的不足，在是为弥补主存速度的不足，在CPU 和主存和主存之间设置的高速、小容量的缓冲存储器。之间设置的高速、小容量的缓冲存储器。组成组成:小容量的小容量的SRAM和高速缓存控制器组成。和高速缓存控制器组成。功能：将功能：将CPU当前快要用到的部分数据块由主存当前快要用到的部分数据块由主存复制到容量小、速度快的复制到容量小、速度快的SRAM中，由中，由SRAM向向CPU直接提供它所需要的

24、数据。直接提供它所需要的数据。高速缓冲存储器（高速缓冲存储器（CacheCache）为了使为了使CPU不至因为等待存储器读写操作的完成不至因为等待存储器读写操作的完成而无事可做，可以采取一些加速而无事可做，可以采取一些加速CPU和存储器之间和存储器之间有效传输的特殊措施。实现的途径有：有效传输的特殊措施。实现的途径有：1)主存储器采用更高速的技术来缩短存储器的读出时主存储器采用更高速的技术来缩短存储器的读出时间，或加长存储器的字长；间，或加长存储器的字长；2)采用并行操作的双端口存储器；采用并行操作的双端口存储器；3)在在CPU和和主主存存储储器器之之间间插插入入一一个个高高速速缓缓冲冲存存储

25、储器器(cache)，以缩短读出时间；以缩短读出时间；4)4)在每个存储器周期中存取几个字。在每个存储器周期中存取几个字。高速缓冲存储器（高速缓冲存储器（CacheCache）图4-39 CPU存储器系统的关系Cache的基本原理的基本原理v介于介于CPU与主存之与主存之间v基于高速的基于高速的SRAMv小容量、高速度小容量、高速度v硬件硬件实现的管理功能的管理功能v对程序程序员透明透明可以集成到可以集成到CPU中中一种高速缓冲器，解决一种高速缓冲器，解决CPU与主存之间速度不与主存之间速度不匹配的一项技术匹配的一项技术Cache的基本原理的基本原理v读操作操作nCPU发送地址到送地址到Cac

26、he/主存主存nCache命中命中则直接直接读出数据出数据n否否则主存将数据送至主存将数据送至CPU和和Cache图4-40 cache原理图主存主存 Cache以块为单位，即：复制目标存以块为单位，即：复制目标存取字在内的一块数据取字在内的一块数据目的：下次读取时可以直接访目的：下次读取时可以直接访问问CacheCache的基本原理的基本原理v程序局部性原理程序局部性原理CPU访问存储器时，无论是取指令还是存取数据，所访问的存储单元都趋于聚集在一个较小的连续区域中。v两种不同两种不同类型的局部性型的局部性n时间局部性（局部性（Temporal Locality）：如果一个信息）：如果一个信息

27、项正在被正在被访问，那么在近期它很可能，那么在近期它很可能还会被再次会被再次访问。程序循。程序循环、堆、堆栈等是等是产生生时间局部性的原因。局部性的原因。n空空间局部性（局部性（Spatial Locality）：在最近的将来将用到的信）：在最近的将来将用到的信息很可能与息很可能与现在正在使用的信息在空在正在使用的信息在空间地址上是地址上是临近的。指近的。指令的令的顺序序执行、数行、数组的的连续存放等是存放等是产生空生空间局部性的原因。局部性的原因。Cache的基本原理的基本原理v帕雷托法则（Pareto principle），也称），也称为80/20法则，此法此法则指在众多指在众多现象中，象

28、中，80%的的结果取决于果取决于20%的原因，而的原因，而这一法一法则在很多方面被广泛的在很多方面被广泛的应用。用。v在在计算机科学里，帕雷托法里，帕雷托法则可借由可借由观察察80%的的资源是由源是由20%所操作使用，来最佳化所操作使用，来最佳化资源。在源。在软件工程上，常有接近上，常有接近90%的的电脑程序执行次数花行次数花费在在10%的的程式源代码执行。在行。在图书资讯学里，里，一一间图书馆的的20%馆藏是由藏是由80%的的读者所借者所借阅。Cache的基本原理的基本原理vCache的的组成成n基于基于SRAM的存的存储实体体n硬件控制硬件控制逻辑v存取存取单位位nCPU与与Cache之之

29、间的数的数据交据交换以字以字为单位位nCache与主存之与主存之间的数的数据交据交换以以块为单位，一位，一个个块由若干字由若干字组成，是成，是定定长的。的。图4-40 cache原理图Cache的基本原理的基本原理v数据数据块nCache与主存之与主存之间的数的数据交据交换单位位n主存主存单元的元的逻辑划分划分n主存中的主存中的块对应Cache中的行，二者中的行，二者长度相等度相等且固定且固定一一对应n数据字地址被划分数据字地址被划分为块号/行标记和和块/行内部地址两部分两部分Cache主存主存标记标记块块行行命中：地址的块号与某一命中：地址的块号与某一行的行标记匹配行的行标记匹配主存与主存与

30、Cache的地址映射的地址映射Cache主存主存标记标记块块行行?图4-40 cache原理图主存与主存与Cache的地址映射的地址映射v地址映射地址映射n建立主存数据建立主存数据块与与Cache行，行，以及主存地址与以及主存地址与Cache存存储单元的元的对应关系关系n利用硬件实现n对CPU/程序程序员透明透明v映射策略映射策略n全相全相联映射映射n直接映射直接映射n组相相联映射映射主存与主存与Cache的地址映射的地址映射v全相全相联映射映射n主存中的每一个字主存中的每一个字块映像到映像到cache中中的任意一行的任意一行n块号即号即为行行标记主存与主存与Cache的地址映射的地址映射v全

31、相全相联映射映射实例例 主存为1MB，划分2048块；Cache容量为8KB，全相联Cache如何设计？1.主存容量主存容量为1MB，块内容量内容量512B。主存地址。主存地址为20位；位；其中其中块地址地址11位，位，块内地址内地址9位。位。2.Cache容量容量为8KB，行容量，行容量为512B，共，共16行。行内地行。行内地址址9位。位。3.Cache中各行中各行标记为11位，位，对应主存中的数据主存中的数据块编号号（地址）。（地址）。主存与主存与Cache的地址映射的地址映射v全相全相联映射映射实例例4.读过程程nCPU给出出20位地址。位地址。nCache将高将高11位的位的块地址与

32、所有地址与所有各行的各行的标记进行比行比较。n命中命中则将低将低9位的位的块（行）内地（行）内地址送入址送入Cache完成完成访问。n否否则从主存从主存读出数据并复制数出数据并复制数据据块到到Cache。图4-40 cache原理图优点：存放位置灵活，命中率高优点：存放位置灵活，命中率高缺点：当缺点：当Cache或主存规模很大时，块地址比较过程非常复杂，或主存规模很大时，块地址比较过程非常复杂，硬件实现复杂度高。硬件实现复杂度高。结论：全相联映射仅适用于小容量的结论：全相联映射仅适用于小容量的Cache设计设计主存与主存与Cache的地址映射的地址映射v直接映射直接映射n主存中的某个字主存中的

33、某个字块只能只能缓存与存与Cache中的特定行中的特定行n利用利用模运算克服克服Cache与与主存的容量差距，主存的容量差距，模即为Cache中的行数v例如：例如：n对于于4行行Cache而言，主存而言，主存中的第中的第0、4、8、16块均只能均只能缓存于第存于第0行行主存与主存与Cache的地址映射的地址映射v直接映射直接映射实例例 主存为1MB，划分2048块；Cache容量为8KB，直接映射Cache如何设计？1.主存容量主存容量为1MB，块内容量内容量512B。Cache容量容量为8KB，行容量，行容量为512B，共，共16行。行。2.主存可以划分主存可以划分为2048/16=128个

34、区，每区含个区，每区含16块。总地址地址为20位；其中位；其中块内地址内地址9位，位，4位地位地址作址作为区内区内编号（地址），高号（地址），高7位作位作为区区编号。号。区编号作为行标记存储。主存与主存与Cache的地址映射的地址映射v直接映射直接映射实例例3.读过程程nCPU给出出20位地址。位地址。nCache利用中利用中间4位的区内位的区内编号确定目号确定目标行。行。nCache将高将高7位的区位的区编号与号与该行的行的标记进行比行比较。n命中命中则利用低利用低9位的位的块（行）内地址完成（行）内地址完成访问。n否否则从主存从主存读出数据并复制数据出数据并复制数据块到到Cache。优点：

35、降低了标记比较（硬件实现）的复杂度优点：降低了标记比较（硬件实现）的复杂度缺点：块号相距缺点：块号相距nXm的字块可能需要频繁替换，数据放的字块可能需要频繁替换，数据放置不灵活，命中率低置不灵活，命中率低例如：地址0000000 1000 XXXXXXXXX对应某区的第8块和Cache的第8行，只要该行标记为0000000，则表示第0区的第8行位于Cache中，即命中主存与主存与Cache的地址映射的地址映射v组相相联映射映射nCache被划分被划分为u u组，每，每组包含包含v v行行（称为v路）n以以u u为模确定数据模确定数据块缓存的目存的目标组n数据数据块可以存可以存储于目于目标组的任

36、意一行的任意一行与直接映射相与直接映射相比，将行扩展比，将行扩展为组为组主存与主存与Cache的地址映射的地址映射v组相相联映射映射实例例 主存为1MB，划分2048块；Cache容量为8KB，组相联Cache如何设计？（假设每组包含2行，即2路组相联Cache）1.主存容量主存容量为1MB，块内容量内容量512B。Cache容量容量为8KB，行容量，行容量为512B，共，共16行，行，8组。2.主存可以划分主存可以划分为2048/8=256个区。个区。总地址地址为20位；其位；其中中块内地址内地址9位，位，3位地址位地址为组编号，号，高高8位地址作位地址作为区区编号（号（组内内块编号）。号）

37、。区编号作为行标记存储。主存与主存与Cache的地址映射的地址映射v组相相联映射映射实例例3.读过程程nCPU给出出20位地址。位地址。nCache利用中利用中间3位的位的组编号确定目号确定目标组。nCache将高将高8位的区位的区编号与号与组内各行的内各行的标记比比较。n命中命中则利用低利用低9位的位的块（行）内地址完成（行）内地址完成访问。n否否则从主存从主存读出数据并复制数据出数据并复制数据块到到Cache。全相联与直接映射的混合体，将逐行匹配工作局限于组内，全相联与直接映射的混合体，将逐行匹配工作局限于组内，兼具灵活性和易于实现等优点兼具灵活性和易于实现等优点例如：地址00000000

38、 100 XXXXXXXXX对应某区的第4块和Cache的第4组（第6、7行），只要两行标记之一为00000000，则表示第0区的第8行位于Cache中，即命中图4-40 cache原理图主存与主存与Cache的地址映射的地址映射v地址映射地址映射n建立主存数据建立主存数据块与与Cache行，行，以及主存地址与以及主存地址与Cache存存储单元的元的对应关系关系n利用硬件实现n对CPU/程序程序员透明透明v映射策略映射策略n全相全相联映射映射n直接映射直接映射n组相相联映射映射Cache的基本原理的基本原理v读操作操作nCPU发送地址到送地址到Cache/主存主存nCache命中命中则直接直接

39、读出数据出数据n否否则主存将数据送至主存将数据送至CPU和和Cache图4-40 cache原理图问题：如何替换问题：如何替换Cache中的陈旧数据？中的陈旧数据？替换算法替换算法v最不最不经常使用算法（常使用算法（LFU）n各行配各行配备访问计数器，数器，访问一次加一次加1（越小越糟糕）（越小越糟糕）n替替换某行后，所有行某行后，所有行计数器清数器清0v近期最少使用算法（近期最少使用算法（LRU）n各行各行记录不命中次数，不命中加不命中次数，不命中加1（越大越糟糕）（越大越糟糕）n该行命中后清行命中后清0v随机替随机替换算法算法n随机算法并不一定比随机算法并不一定比“有有规则的算法的算法”差

40、差硬件实现硬件实现Cache读写过程读写过程v读操作操作n命中：直接命中：直接读Cache中的数据中的数据n不命中：从主存不命中：从主存读出数据，并出数据，并视情况更新情况更新Cache（即：（即：替替换Cache中的数据）中的数据）v写操作写操作n标志交志交换方式（写回法）方式（写回法）l在被替在被替换之前之前仅在在Cache中做中做标记n写直达法（通写直达法（通过式写入）式写入）l同同时写写Cache和主存中的数据和主存中的数据写回法速度快，但是造成写回法速度快，但是造成Cache与主存中数据不与主存中数据不一致？请思考：多处理器条件下的危害？一致？请思考：多处理器条件下的危害？多层次多层

41、次Cache存储器存储器v独立的指令独立的指令Cache与数据与数据Cachen哈佛哈佛结构构v多多层次次Cache结构构nCore2 酷睿酷睿2 Duo E8200：L1-128K，L2-6MvCache一致性一致性问题n写入写入过程并不同程并不同时修改修改Ll，L2和主存内容，造和主存内容，造成了数据的不一致成了数据的不一致cache一致性一致性问题。Cache的性能的性能vCache的的评价指价指标命中率命中率 设NC表示表示Cache完成存取的完成存取的总次数，次数，Nm表示主存完成存取的表示主存完成存取的总次数，次数，h定定义为命中率，命中率，则有：有：h=NC/(NC+Nm)若若t

42、 tc c表示命中表示命中时的的CacheCache访问时间，t tm m表示未命中表示未命中时的主存的主存访问时间，则CacheCache主存系主存系统的平均的平均访问时间t ta a为：若若平均平均访问时间ta为：ta=htc+(1-h)tm设r=tm/tc表示主存慢于表示主存慢于Cache的倍率，的倍率，e表示表示访问效率，效率，则：e=tc/ta=tc/h tc+(1-h)tm =1/h+(1-h)r为提高提高访问效率，命中率效率，命中率h越接近越接近1越好，越好，r值以以510为宜，宜，不宜太大。命中率不宜太大。命中率h与程序行与程序行为、cache的容量、的容量、组织方式、方式、块

43、的大小有关。的大小有关。Cache的性能的性能例：例：CPU执行一段程序时，执行一段程序时，Cache完成存取的次数为完成存取的次数为1900次，主存完成存取的次数为次，主存完成存取的次数为100次，已知次，已知Cache存取周期为存取周期为50ns，主存存取周期为主存存取周期为250ns，求，求Cache主存系统的效率主存系统的效率和平均访问时间。和平均访问时间。解：解：h=NC/(NC+Nm r=tm/tc=250ns/50ns=5 e=1/r+(1-r)h=1/5+(1-5)0.95 83.3%ta=tc/e=50ns/0.833=60ns 或或 ta=htc+(1-h)(tc+tm)=

44、0.95 50+(1-0.95)(50+250)Cache的性能的性能主存与辅存之间的关系主存与辅存之间的关系v主存主存:(半半导体存体存储器器组成成)n优:速度快速度快n缺缺:容量受限，容量受限，单位成本高，位成本高，断断电丢失信息。失信息。v辅存存:(光光盘，磁，磁盘)n优:容量大，信息容量大，信息长久保存，久保存，单位成本低位成本低.n缺缺:存取速度慢存取速度慢vCPU正在运行的程序和数据存放在主存正在运行的程序和数据存放在主存暂时不用的程序和数据存放在不用的程序和数据存放在辅存。存。v辅存只与主存存只与主存进行数据交行数据交换虚拟存储器虚拟存储器辅存辅存辅存辅存主存主存主存主存虚拟存储

45、器虚拟存储器v定定义（作用）（作用）n内存内存-外存外存层次。次。n以透明的方式以透明的方式给用用户提供一个比提供一个比实际主存空主存空间大得多的大得多的程序地址空间。虚拟地址：程序的逻辑地址虚拟地址：程序的逻辑地址虚拟地址空间：程序的逻辑地址空间虚拟地址空间：程序的逻辑地址空间实存地址：主存的物理地址实存地址：主存的物理地址虚拟存储器虚拟存储器v工作原理工作原理程序局部性程序局部性n程序中最近程序中最近常用的部分的部分驻留在高速存留在高速存储器中器中n这部分部分变得得不常用时，被送回低速存，被送回低速存储器中器中n替换过程由硬件或操作系程由硬件或操作系统完成，用完成，用户透明透明n力力图使存

46、使存储系系统的性能接近高速存的性能接近高速存储器，价格器，价格接近低速存接近低速存储器器虚拟存储器与虚拟存储器与Cache主存主存辅存层次与辅存层次与“主存主存Cache”层次具有相似性层次具有相似性虚拟存储器虚拟存储器v特点特点n一个容量非常大的存一个容量非常大的存储器的器的逻辑模型模型n不是任何不是任何实际的物理存的物理存储器器n相当于借助磁相当于借助磁盘等等辅存来存来扩大主存容量大主存容量本质：用辅存实现主存功能，程序本质：用辅存实现主存功能，程序以访问主存的方式运行，以及访问以访问主存的方式运行，以及访问虚拟空间，实际访问的数据可能位虚拟空间，实际访问的数据可能位于辅存，需要按需装入主

47、存于辅存，需要按需装入主存虚拟存储器虚拟存储器vCache的数据交的数据交换单位位n行，内存行，内存块v虚虚拟存存储器的基本信息器的基本信息传送送n段、段、页、段、段页段式虚拟存储器段式虚拟存储器v段的定段的定义n利用程序的模利用程序的模块化性化性质，按照程序的，按照程序的逻辑结构构划分成的多个相划分成的多个相对独立部分独立部分n例如：例如：过程、子程序、数据表、程、子程序、数据表、阵列等列等v段式管理段式管理n以段以段为单位划分位划分应用程序空用程序空间n虚存地址虚存地址为“段号段号+段内地址段内地址”n以段以段为单位完成位完成“主存主存辅存存”数据数据传送送n利用段表利用段表维护载入状入状

48、态和虚和虚实地址映射关系地址映射关系段式虚拟存储器段式虚拟存储器段式虚拟存储器段式虚拟存储器段式虚拟存储器段式虚拟存储器v优点点n段的分界与程序的自然分界相段的分界与程序的自然分界相对应；n段的段的逻辑独立性使它易于独立性使它易于编译、管理、修改和保、管理、修改和保护，也便于多道程序共享；也便于多道程序共享；n某些某些类型的段型的段(堆堆栈、队列列)具有具有动态可可变长度，允度，允许自自由由调度以便有效利用主存空度以便有效利用主存空间。v缺点缺点n各段各段长度不同、起点和度不同、起点和终点不定，点不定，给主存空主存空间分配分配带来麻来麻烦；n上述特点上述特点还容易在段容易在段间留下留下许多空余

49、的零碎存多空余的零碎存储空空间不好利用，造成浪不好利用，造成浪费页式虚拟存储器页式虚拟存储器v页的定的定义n主存的物理空主存的物理空间被划分被划分为等等长的固定区域的固定区域v页式管理式管理n以以页为单位划分位划分应用程序和主存空用程序和主存空间，分，分别成成为逻辑页和物理和物理页n虚存虚存/实存地址存地址为“逻辑页/物理物理页号号+页内地址内地址”n页大小大小为2 2n n字，字，页起点低位字段起点低位字段为0 0n以以页为单位完成位完成“主存主存辅存存”数据数据传送送n利用利用页表表维护载入状入状态和虚和虚实地址映射关系地址映射关系页式虚拟存储器页式虚拟存储器辅存辅存辅存辅存主存主存主存主

50、存页式虚拟存储器页式虚拟存储器v地址映射地址映射图4-46 页式虚拟存储器结构段页式虚拟存储器段页式虚拟存储器v按按逻辑单逻辑单位分段，位分段，进进一步划分一步划分页页v程序程序/数据的数据的传传送以送以页为单页为单位位v数据的共享、保数据的共享、保护护以段以段为单为单位位优点是兼备页式和段式系统的长处。优点是兼备页式和段式系统的长处。优点是兼备页式和段式系统的长处。优点是兼备页式和段式系统的长处。缺点是在地址映象过程中需要多次查表。缺点是在地址映象过程中需要多次查表。缺点是在地址映象过程中需要多次查表。缺点是在地址映象过程中需要多次查表。存储保护存储保护v存存储区域保区域保护n页表保表保护产