组合逻辑电路设计实验报告.doc

《组合逻辑电路设计实验报告.doc》由会员分享，可在线阅读，更多相关《组合逻辑电路设计实验报告.doc（8页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、|组合逻辑电路设计实验报告1.实验题目组合电路逻辑设计一：用卡诺图设计 8421 码转换为格雷码的转换电路。用 74LS197 产生连续的 8421 码，并接入转换电路。记录输入输出所有信号的波形。组合电路逻辑设计二：用卡诺图设计 BCD 码转换为显示七段码的转换电路。用 74LS197 产生连续的 8421 码，并接入转换电路。把转换后的七段码送入共阴极数码管，记录显示的效果。2.实验目的（1）学习熟练运用卡诺图由真值表化简得出表达式（2）熟悉了解 74LS197 元件的性质及其使用3.程序设计格雷码转化：真值表如下：|卡诺图：1010DDG 2121DDG3232DDG 3DG电路原理图如

2、下：|七段码显示：真值表如下：卡诺图：2031020231a DDDS |1021012b DDS201cDS 20201123d DDS201eDS2021013f DDS 210213g DS电路原理图如下：|4.程序运行与测试格雷码转化：逻辑分析仪显示波形：|七段数码管显示：|5.实验总结与心得相关知识：异步二进制加法计数器满足二进制加法原则：逢二进一（1+1=10，即 Q 由 10 时有进位。）组成二进制加法计数器时，各触发器应当满足： 每输入一个计数脉冲，触发器应当翻转一次； 当低位触发器由 1 变为 0 时，应输出一个进位信号加到相邻高位触发器的计数输入端 。集成 4 位二进制异步

3、加法计数器：74LS197 MR 是异步清零端；PL 是计数和置数控制端；CLK1 和 CLK2 是两组时钟脉冲输入端。D0D3 是并行输入数据端；Q0Q3 是计数器状态输出端。 本实验中，把 CP 加在 CLK1 处，将 CLK2 与 Q0 连接起来，实现了内部两个计数器的级联构成 4 位二进制即十六进制异步加法计数器。74LS197 具有以下功能：（1）清零功能当 MR=0 时，计数器异步清零。本实验中将 Q1、Q3 的输出连接与非门后到 MR，就是为了当计数器输出 10 时（即 1010），使得 MR=0，实现清零，使得计数器重新从零开始。（2）置数功能当 MR=1，PL=0，计数器异步置数。|（3）二进制异步加法计数功能当 MR=1，PL=1，异步加法计数。共阴极数码管共阴极数码管是把所有 led 的阴极连接到共同接点 com，而每个led 的阳极分别为 a、b、c、d、e、f、g 及 dp（小数点），如下图所示。图中的 8 个 led 分别与上面那个图中的 adp 各段相对应，通过控制各个 led 的亮灭来显示数字。