专用集成电路设计-复习zlw.ppt

《专用集成电路设计-复习zlw.ppt》由会员分享，可在线阅读，更多相关《专用集成电路设计-复习zlw.ppt（54页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 一个有关集成电路发展趋势的著名预言。一个有关集成电路发展趋势的著名预言。1960年，年，美国美国Intel公司创始人之一博士公司创始人之一博士预言集成电路的发展遵循指数规律。预言集成电路的发展遵循指数规律。1965年，在电子学杂志发表年，在电子学杂志发表第一章第一章 概论概论v 、摩尔定律、摩尔定律“摩尔定律摩尔定律”可以简述为：可以简述为：每每18个月，同一面积芯片个月，同一面积芯片上可以集成的晶体管数量将翻一番，而价格下降一半。上可以集成的晶体管数量将翻一番，而价格下降一半。Gordon Gordon 博士博士博士博士-1965-1965年年年年10/27/20221v 、集成电路发展的

2、特点、集成电路发展的特点特征尺寸越来越小特征尺寸越来越小；芯片尺寸越来越大芯片尺寸越来越大；单片上的晶体管数越来越多单片上的晶体管数越来越多；时钟速度越来越快时钟速度越来越快；电源电压越来越低电源电压越来越低（）；（）；布线层数越来越多布线层数越来越多；输入输入/输出输出(I/O)引脚越来越多。引脚越来越多。10/27/20222设计周期短、正确率高；设计周期短、正确率高；硅片面积小、硅片面积小、特征尺寸小；特征尺寸小；可测性好；可测性好；速度快；速度快；低功耗（低电压）；低功耗（低电压）；低成本。低成本。第一章第一章 概论概论1.2 专用集成电路设计要求专用集成电路设计要求10/27/202

3、23芯芯片片的的工工作作速速度度用用芯芯片片的的最最大大延延迟迟时时间间表表示示，延延迟迟时时间间Tpd表表示示为：为：（1-1）式中：式中：T pdo 晶体管本征延迟时间；晶体管本征延迟时间；UDD 最大电源电压；最大电源电压；Cg 扇出栅电容扇出栅电容(负载电容负载电容)；Cw 内连线电容；内连线电容；Ip 晶体管峰值电流。晶体管峰值电流。、关于、关于“速度速度”第一章第一章 概论概论10/27/20224、关于关于“功耗功耗”芯片的功耗与电压、芯片的功耗与电压、电流大小有关，电流大小有关，与器件类与器件类型、型、电路型式也关系密切。电路型式也关系密切。就就MOS集成电路而言，集成电路而言

4、，有有NMOS电路、电路、PMOS电路和电路和CMOS电路之分。电路之分。第一章第一章 概论概论10/27/202251、有比电路、有比电路(a)、NMOS反相器反相器这种电路称之为这种电路称之为“有比电路有比电路”。有比电路有静态电流流过。有比电路有静态电流流过。第一章第一章 概论概论Ui=0，Uo=UDD；Ui=1，Uo是分压的结果。是分压的结果。10/27/20226第一章第一章 概论概论(b)、CMOS反相器反相器 一管导通必有另一管截止，一管导通必有另一管截止，输出电平不分输出电平不分压压(UOH=UDD)的电路称为的电路称为“无比电路无比电路”。Ui=0，Uo=UDD；Ui=1，U

5、o=0。2、无比电路、无比电路10/27/20227（1）、静态功耗、静态功耗：指电路停留在一种状态时的功耗。：指电路停留在一种状态时的功耗。有比电路的静态功耗为：有比电路的静态功耗为：PdQ=PUDD (1-2)无比电路的静态功耗为：无比电路的静态功耗为：PdQ=0 (1-3)第一章第一章 概论概论3、功耗分类、功耗分类10/27/20228（2）、动动态态功功耗耗：动动态态功功耗耗指指电电路路在在两两种种状状态态(“0”(“0”和和“1”)“1”)转换时对电路电容充放电所消耗的功率。转换时对电路电容充放电所消耗的功率。无比电路的动态功耗为：无比电路的动态功耗为：Pd=f(Cg+Cw+Co)

6、U2DD (1-4)式中：式中：Co 晶体管输出电容；晶体管输出电容；f 信号频率信号频率第一章第一章 概论概论工作频率越高、各种电容越大、电源电压越高，功耗越大。工作频率越高、各种电容越大、电源电压越高，功耗越大。功耗和电源电压平方成正比，减小电压对减小功耗有重大意义。功耗和电源电压平方成正比，减小电压对减小功耗有重大意义。减小各种电容（减小器件尺寸、缩短连线长度）减小各种电容（减小器件尺寸、缩短连线长度）,减小功耗。减小功耗。10/27/20229引入引入“速度功耗积速度功耗积”来表示速度与功耗的关系。来表示速度与功耗的关系。用信号周期表示速度，用信号周期表示速度，则速度功耗积为：则速度功

7、耗积为：电源电压和电路电容一定时，速度与功耗成正比。电源电压和电路电容一定时，速度与功耗成正比。3、速度功耗积、速度功耗积(1-5)10/27/202210集成芯片的成本计算公式：集成芯片的成本计算公式：、关于关于“价格价格”-成本成本设计成本设计成本 总产量总产量+每个大圆片加工成本每个大圆片加工成本 成品率成品率每个大圆片芯片数每个大圆片芯片数 降低成本，降低成本，必须采取以下措施：必须采取以下措施：批量要大，批量要大，总产量大，总产量大，则第一项就可忽略，成本降低；则第一项就可忽略，成本降低；提高成品率；提高成品率；提高每个大圆片上的芯片数，要尽量缩小芯片尺寸提高每个大圆片上的芯片数，要

8、尽量缩小芯片尺寸(面积面积)。第一章第一章 概论概论10/27/202211优化逻辑设计；优化逻辑设计；优化电路设计；优化电路设计；优化器件设计；优化器件设计；优化版图设计。优化版图设计。成本与芯片面积几乎是成本与芯片面积几乎是23 次方的比例关系，次方的比例关系，要减小芯片面积，需要：要减小芯片面积，需要：第一章第一章 概论概论图图1-4 大圆片上的芯片大圆片上的芯片 10/27/2022121.3 集成电路的分类集成电路的分类电路的功能电路的功能电路的功能电路的功能 （数字、模拟、数模混合）（数字、模拟、数模混合）（数字、模拟、数模混合）（数字、模拟、数模混合）规模（集成度）规模（集成度）

9、规模（集成度）规模（集成度）结构形式和材料结构形式和材料结构形式和材料结构形式和材料 （单片、膜）（单片、膜）（单片、膜）（单片、膜）有源器件及工艺类型有源器件及工艺类型有源器件及工艺类型有源器件及工艺类型（双极、（双极、（双极、（双极、MOSMOS、BiMOSBiMOS）生产目的和实现方法生产目的和实现方法生产目的和实现方法生产目的和实现方法10/27/202213按生产目的分按生产目的分按实现方法分按实现方法分通用集成电路通用集成电路(如如CPU、存储器等存储器等)专用集成电路专用集成电路(ASIC)全定制方法全定制方法半定制方法半定制方法可编程逻辑器件可编程逻辑器件半定制集成电路半定制集

10、成电路门阵列门阵列标准单元标准单元有通道门阵列有通道门阵列无通道门阵列（门海）无通道门阵列（门海）积木块积木块10/27/202214 (1)栅极电容栅极电容：与该逻辑门输出端相连各管的：与该逻辑门输出端相连各管的 输入电容。输入电容。(2)扩散区电容扩散区电容：与该逻辑门输出端相连的：与该逻辑门输出端相连的 漏区电容。漏区电容。(3)布线电容布线电容：该逻辑门输出端连到其它各门：该逻辑门输出端连到其它各门 的连线形成的电容。的连线形成的电容。一个一个接有负载的接有负载的MOS逻辑门输出端的总的逻辑门输出端的总的负载电容负载电容包括三部分：包括三部分：2.4.2 MOS电容电容10/27/20

11、2215MOS器件中完整的寄生电容如下图：器件中完整的寄生电容如下图：(a)寄生电容示意图；寄生电容示意图；(b)寄生电容电路符号示意图寄生电容电路符号示意图栅栅极电容由三部分组成：极电容由三部分组成：CG=CGS+CGD+CGB10/27/2022163.1.3 MOS管管常用常用符号符号图图3-4 MOS管常用符号管常用符号 10/27/202217图图3-5给出给出增强型增强型NMOS管和管和PMOS管工作在恒流区的转移管工作在恒流区的转移特性，特性，其中其中UTHN(UTHP)为开启电压，为开启电压，即阈值电压。即阈值电压。PMOS的导通现象类似于的导通现象类似于NMOS，但其所有的极

12、性都是相反，但其所有的极性都是相反的。栅源电压足够的。栅源电压足够“负负”，在氧化层和，在氧化层和N 衬底表面就会形成衬底表面就会形成一个由空穴组成的反型层。一个由空穴组成的反型层。图图3-5 MOS管的转移特性管的转移特性3.2.1 MOS管的转移特性管的转移特性10/27/2022183.2.2 MOS管的输出特性管的输出特性漏极电压漏极电压UDS对漏极电流对漏极电流ID的控制作用基本的控制作用基本上分两段，即线性区和饱和区。上分两段，即线性区和饱和区。线性区和恒线性区和恒流区是以预夹断点的连线为分界线。流区是以预夹断点的连线为分界线。10/27/2022193.2.3 MOS管的电流方程

13、管的电流方程1、考虑一个漏源都接地考虑一个漏源都接地的的NMOS，在，在UGSUTH时，开始时，开始出现反型层沟道电荷：出现反型层沟道电荷：Qd=Cox(UGS-UTH)，Cox表示表示单位长度的总电容。图单位长度的总电容。图a2、若漏极电压大于若漏极电压大于0，由于沟道，由于沟道电势电势从源极的从源极的0V变化到变化到漏极的漏极的UDS，则栅与沟道的局部，则栅与沟道的局部电压电压从从UGS-UTH变化到变化到UGS-UTH-UDS。因此沿轨道。因此沿轨道x点处电荷点处电荷 Qd(x)=WCox(UGS-UTH-Ux)，图，图b0 xLab10/27/202220 NMOS管在截止区、线性区、

14、恒流区的管在截止区、线性区、恒流区的电流方程电流方程如式如式(3-4)所示：所示：UGSUTHN(截止区)UDSUGS-UTHN(恒流区)(3-4a)(3-4b)(3-4c)10/27/202221恒流区电流方程在忽略沟道调制影响时为平方律方程，恒流区电流方程在忽略沟道调制影响时为平方律方程，即即(3-13)在在恒恒流流区区，栅栅源源电电压压UGS对对ID的的控控制制能能力力用用参参数数gm表表示，称之为示，称之为“跨导跨导”：(3-14a)(3-14b)(3-14c)3.2.5 MOS管的跨导管的跨导gm 10/27/202222 当当UBS0 时时，沟沟道道与与衬衬底底间间的的耗耗尽尽层层

15、加加厚厚，导导致致阈阈值值电电压压UTH增增大大，沟沟道道变变窄窄，沟沟道道电电阻阻变变大大，ID减减小小，人人们们将将此此称称为为“体体效效应应”、“背背栅栅效效应应”或或“衬衬底底调调制制效效应应”。考考虑虑体体效效应后的阈值电压应后的阈值电压UTH为：为：(3-15)式中：式中：UTHOUBS=0 时的阈值电压；时的阈值电压；体效应系数。体效应系数。3.2.6 体效应与背栅跨导体效应与背栅跨导gmb的定义的定义 引引入入背背栅栅跨跨导导gmb来来表表示示UBS对对漏漏极极电电流流的的影影响响，其定义为：其定义为：10/27/202223 结结论论是是：当当开开关关控控制制电电压压(UG)

16、使使MOS管管导导通通时时，NMOS、PMOS传传输输信信号号均均存存在在阈阈值值损损失失，只只不不过过NMOS发发生生在在传传输输高高电电平平时时，而而PMOS发发生生在在传传输输低低电电平平时时。图图4-3给给出出了阈值损失的波形示意图。了阈值损失的波形示意图。图图 4-3 阈值损失波形示意图阈值损失波形示意图 4.1.1 单管单管MOS开关开关10/27/2022241、传输门组成的、传输门组成的2选选1电路电路数据选择器数据选择器xz0A1BX是时钟信号，是时钟信号，A、B是输入，是输入，Z是输出。是输出。XABZ122、在上面的基础上，如何用传输门组成的、在上面的基础上，如何用传输门

17、组成的4选选1电路？电路？4.CMOS传输门的应用传输门的应用10/27/202225CMOS传输门和反相器结构传输门和反相器结构PMOSNMOSCMOS传输门：传输门：NMOSPMOSCMOS反相器：反相器：10/27/202226管子个数管子个数=输入变量数输入变量数2管子个数管子个数=输入变量数输入变量数+1管子个数管子个数=输入变量数输入变量数+2全互补全互补CMOS电路电路伪伪NMOS电路电路动态动态CMOS电路电路复习：复习：10/27/202227 GAL器件区别于器件区别于PAL器件的两个主要方面：器件的两个主要方面：一一、GAL器器件件具具有有一一种种灵灵活活的的、可可编编程

18、程的的称称之之 为为 输输 出出 逻逻 辑辑 宏宏 单单 元元（OLMCOutput Logic Micro Cell）的输出级结构；）的输出级结构；二二、GAL器器件件普普遍遍采采用用了了EEPROM的的浮浮栅栅工工艺艺技技术术作作为为编编程程部部件件，具具有有可可擦擦除除、可可重重新新编程的能力。编程的能力。2.通用逻辑阵列（通用逻辑阵列（GAL）器件）器件 10/27/202228ROM只读存储器（只读存储器（Read-Only Memory）：只读不写）：只读不写 固定固定ROM 可编程可编程ROM（PROM）可擦除可擦除ROM（EPROM）电可擦除可编程电可擦除可编程ROM（E2PR

19、OM）ROMRAM随机存取存储器（随机存取存储器（Random Access Memory）：）：可可以在任意时刻对任意存储单元进行读写操作。以在任意时刻对任意存储单元进行读写操作。SRAM静态存储器静态存储器（集成度高，集成度高，存取速度快，存取速度快，功耗极低功耗极低）DRAM动态存储器动态存储器（存储单元结构简单，存储单元结构简单，集成度远大于集成度远大于SRAM，但其应用较复杂，但其应用较复杂，存取速度相对较慢存取速度相对较慢）RAM（根据电路结构（根据电路结构)半导体存储器的分类半导体存储器的分类（按功能和存取方式）（按功能和存取方式）（根据数据写入方式（根据数据写入方式)10/27

20、/2022291.基本电流镜及比例电流源基本电流镜及比例电流源 基本电流镜及比例电流源电路如图基本电流镜及比例电流源电路如图6-2所示。所示。图图 6-2 基本电流镜基本电流镜及比例电流源及比例电流源 10/27/202230D/A转换器的类型转换器的类型(分类）：分类）：4 类类10/27/202231 6.3.1 D/A转换器原理转换器原理 D/A转换器的原理框图如下图转换器的原理框图如下图6-15 所示。所示。其中，其中，b1bN为为N位数字量输入，位数字量输入，Uref为参考电压。为参考电压。输出模拟量输出模拟量为：为：Uo=KDUref，K为比例因子，为比例因子，D为：为：故，故，1

21、0/27/202232 2.D/A转换器的主要技术指标转换器的主要技术指标 1)代表精度的指标代表精度的指标位数位数(bit数数)分辨率分辨率 阶梯波台阶电压阶梯波台阶电压：2)代表速度的指标代表速度的指标转换时间转换时间时钟频率时钟频率 即从数字信号输入即从数字信号输入D/A转换器到输出电压达到稳态转换器到输出电压达到稳态值所需要时间，值所需要时间，该时间决定了该时间决定了D/A转换器的转换速度。转换器的转换速度。实际上，实际上，D/A转换要按时钟节拍工作。转换要按时钟节拍工作。通常用最高时通常用最高时钟频率来表达钟频率来表达D/A转换器的工作速度。转换器的工作速度。3)静态误差静态误差 所

22、谓静态误差，是与时间无关，反映静态工作所谓静态误差，是与时间无关，反映静态工作时实际模拟输出接近理想模拟输出的程度。通常有时实际模拟输出接近理想模拟输出的程度。通常有失调误差、失调误差、增益误差、增益误差、非线性误差等。非线性误差等。10/27/202233 6.4.2 A/D转换器的分类及应用转换器的分类及应用 A/D转转换换器器的的类类型型很很多多，如如下下图图所所示示：有有高高速速并并行行Flash A/D，有有速速度度与与精精度度折折中中较较好好的的流流水水线线A/D，有有适适用用于于数数字字电电压压表表的的双双斜斜率率积积分分式式A/D，也也有有适适用用范范围很广的逐次比较式围很广的

23、逐次比较式A/D等。等。图图 6-38 A/D转换器类型转换器类型 10/27/2022342.A/D转换器的原理及特性转换器的原理及特性 数字化过程一般包括以下三个步骤：数字化过程一般包括以下三个步骤：取样保持取样保持(S/H)：要是获取模拟信号某一时刻的：要是获取模拟信号某一时刻的样品，并在一定时间内保持这个样品值不变。样品，并在一定时间内保持这个样品值不变。量化量化：将取得样品值量化为用：将取得样品值量化为用“0”、“1”表示表示的数字量。的数字量。编码编码：将量化后的数字量按一定规则编码成数将量化后的数字量按一定规则编码成数据流，以便进一步存储与处理。据流，以便进一步存储与处理。10/

24、27/202235 图图中中，量量化化器器就就是是一一系系列列加加不不同同参参考考电电平平的的电电压压比比较较器器，当当输输入入电电压压高高于于该该比比较较器器的的参参考考电电平平Uref时时，比比较较器器输输出出的的数数字字量量为为“1”；低于参考电平低于参考电平Uref时，输出为时，输出为“0”。图图 6-36 A/D转换器的原理框图转换器的原理框图 10/27/202236按集成度按集成度(PLD)分类分类可编程逻辑器件的分类可编程逻辑器件的分类10/27/202237主要包括：主要包括：PROM、PLA、PAL、GAL四种器件。四种器件。1、低密度可编程逻辑器件（、低密度可编程逻辑器件

25、（LDPLD）结构特点：结构特点：(1)、PROM（可编程只读存储器），（可编程只读存储器），其内部结构是其内部结构是由由“与阵列与阵列”和和“或阵列或阵列”组成，其中组成，其中“与阵列与阵列”固固定，定，“或阵列或阵列”可编程，可以实现任何可编程，可以实现任何“以积之和以积之和”形式表示的组合逻辑。形式表示的组合逻辑。(2)、PLA（可编程逻辑阵列），（可编程逻辑阵列），也是基于也是基于“与与-或或阵列阵列”，其，其“与阵列与阵列”固定和固定和“或阵列或阵列”都可编程。都可编程。10/27/202238(3)、PAL（可编程阵列逻辑），（可编程阵列逻辑），也是基于也是基于“与与-或阵或阵列列

26、”，其，其“与阵列与阵列”是可编程、是可编程、“或阵列或阵列”固定连接。固定连接。(4)、GAL（通用可编程阵列逻辑），（通用可编程阵列逻辑），是在是在PAL的基的基础上增加了一个础上增加了一个可编程的输出逻辑宏单元可编程的输出逻辑宏单元OLMC，通，通过对过对OLMC配置可以得到多种形式的输出和反馈。配置可以得到多种形式的输出和反馈。另，另，GAL器件普遍采用器件普遍采用EEPROM的浮栅工艺，具的浮栅工艺，具有可擦除、可重新编程的能力。有可擦除、可重新编程的能力。10/27/202239主要包括：主要包括：CPLD、FPGA两种器件。两种器件。2、高密度可编程逻辑器件（、高密度可编程逻辑器

27、件（HDPLD）(1)、CPLD(Complex Programmable Device)(Complex Programmable Device)，复，复杂可编程逻辑器件。杂可编程逻辑器件。其主体也是其主体也是“与与-或阵列或阵列”，并，并以可编程逻辑单元为基础，可编程连线集中在一个全以可编程逻辑单元为基础，可编程连线集中在一个全局布线区局布线区。(2)、FPGA(Field Programmable Gate Array)FPGA(Field Programmable Gate Array)，现现场场可编程门阵列。可编程门阵列。具有门阵列的结构形式，它由许多具有门阵列的结构形式，它由许多逻

28、辑功能块排成阵列组成，可编程连线分布在阵列通逻辑功能块排成阵列组成，可编程连线分布在阵列通道区。道区。结构特点：结构特点：10/27/202240CPLD组成部分组成部分：1.通用逻辑块、通用逻辑块、2.可编程全局布线区可编程全局布线区 3.输入输入/输出单元、输出单元、4.输出布线区、输出布线区、5.时钟分配网络。时钟分配网络。10/27/202241FPGA组成部分组成部分：1.可编程逻辑块、可编程逻辑块、2.可编程输入可编程输入/输出输出单元、单元、3.可编程布线资源、可编程布线资源、4.嵌入式块嵌入式块RAM、5.底层底层嵌入功能单元。嵌入功能单元。10/27/202242二、二、CP

29、LD/FPGA的设计流程：的设计流程：设计输入（原理图设计输入（原理图/HDL文本）文本）逻辑综合逻辑综合CPLD/FPGA布线适配布线适配CPLD/FPGA编程下载编程下载硬件测试硬件测试功能仿真功能仿真时序仿真时序仿真10/27/202243 又称前仿真，不考虑信号延时等因素，又称前仿真，不考虑信号延时等因素，将源代码文件直接送到仿真器中仿真，验将源代码文件直接送到仿真器中仿真，验证电路是否符合设计要求。证电路是否符合设计要求。1、功能仿真、功能仿真 又称后仿真，将布线适配后产生的网表文件送又称后仿真，将布线适配后产生的网表文件送到仿真器中仿真。是在完成布线适配后进行的饱到仿真器中仿真。是

30、在完成布线适配后进行的饱含定时关系的仿真，精度较高。含定时关系的仿真，精度较高。2、时序仿真、时序仿真10/27/202244CPLD 的编程方式：的编程方式：1、浮栅工艺编程、浮栅工艺编程：EPROM、EEPROM工艺，其基本结工艺，其基本结构是一个浮栅管，相当于一个电子开关。前者用紫外构是一个浮栅管，相当于一个电子开关。前者用紫外线擦除，后者用一定幅度的电脉冲擦除。线擦除，后者用一定幅度的电脉冲擦除。(可反复可反复)2、熔丝工艺编程、熔丝工艺编程：在需要编程的节点上设置熔丝开关。：在需要编程的节点上设置熔丝开关。未编程时，节点熔丝保持连接；需要编程时，在节点未编程时，节点熔丝保持连接；需要

31、编程时，在节点烧断熔丝。烧断熔丝。（一次性）（一次性）五、五、Altera CPLD/FPGA的编程和配置的编程和配置（一）、编程方式（一）、编程方式10/27/202245FPGA的编程方式：的编程方式：1、反熔丝工艺编程、反熔丝工艺编程：主要通过击穿介质达到连通线路。：主要通过击穿介质达到连通线路。未编程时，处于开路状态；编成时，在两端加电压，未编程时，处于开路状态；编成时，在两端加电压，击穿反熔丝介质，形成通路，多路开关反熔丝结构击穿反熔丝介质，形成通路，多路开关反熔丝结构。（一次性）（一次性）2、SRAM方式编程方式编程：通过对芯片的：通过对芯片的SRAM加载不同的配加载不同的配置数据

32、，改变各逻辑块相互之间的连线关系，从而改置数据，改变各逻辑块相互之间的连线关系，从而改变芯片逻辑功能，叫变芯片逻辑功能，叫SRAM查找表结构。（可反复）查找表结构。（可反复）10/27/202246定义：定义：配置又称加载，是对配置又称加载，是对FPGA进行编程的一个过程。进行编程的一个过程。每次上电后需要进行配置是每次上电后需要进行配置是FPGA基于基于SRAM工艺工艺 的一个特点。的一个特点。（二）、（二）、Altera FPGA的配置方式的配置方式Altera FPGA的配置方式有三种：的配置方式有三种：1、主动方式、主动方式2、被动方式、被动方式3、JTAG方式方式10/27/2022

33、47 在在FPGA正常工作时，配置数据存储在正常工作时，配置数据存储在SRAM单元中，单元中，这个这个SRAM单元也被称为配置存储器。单元也被称为配置存储器。由于由于SRAM是易失性存储器，因此是易失性存储器，因此FPGA在上电之后，在上电之后，外部电路需要将配置数据重新载入到片内的配置外部电路需要将配置数据重新载入到片内的配置RAM中。中。在芯片配置完成之后，内部的寄存器以及在芯片配置完成之后，内部的寄存器以及I/O管脚必须管脚必须进行初始化。进行初始化。等到初始化完成以后，芯片才会按照用户设计等到初始化完成以后，芯片才会按照用户设计的功能常工作，即进入用户模式。的功能常工作，即进入用户模式

34、。（三）、三）、Altera FPGA配置过程配置过程一个器件完整的配置过程一个器件完整的配置过程将经历：将经历：复位、配置复位、配置 和和 初始化初始化 等等3个过程。个过程。10/27/202248 Altera FPGA配置周期的波形配置周期的波形 从图中可以清楚地看到从图中可以清楚地看到FPGA上电以后首先进入配置摸上电以后首先进入配置摸式式(Configuration)，在最后一个配置数据载入到，在最后一个配置数据载入到FPGA以以后，进入初始化模式后，进入初始化模式(Initialization)在初始化完成以后，在初始化完成以后，随即进入用户模式随即进入用户模式(User-mad

35、e)。在配置模式和初始化模。在配置模式和初始化模式下，式下，FPGA的用户的用户I/0处于高阻态处于高阻态(或者内部弱上拉状态或者内部弱上拉状态)，当进入用户模式下，用户当进入用户模式下，用户I/0就将按服用户设定的功能工作。就将按服用户设定的功能工作。10/27/202249各管脚说明（各管脚说明（AS为例）：为例）：nSTATUS：配置状态：配置状态CONF_DONE：配置完成输出端：配置完成输出端nCONFIG：配置控制输入端：配置控制输入端 上面三个通过上拉电阻接高电平上面三个通过上拉电阻接高电平（VCC）DATA0：配置到器件的数据输入端：配置到器件的数据输入端DCLK：时钟：时钟A

36、SD0：AS控制信号控制信号Cyclone系列系列FPGA10/27/202250各管脚说明（各管脚说明（AS为例）为例）：nCE：级联配置（放在第一级接：级联配置（放在第一级接 地，放在中间接前一级地，放在中间接前一级nCE0）nCE0：级联配置输出（在第一：级联配置输出（在第一 级和最后一级悬空）级和最后一级悬空）Altera Cyclone系列系列FPGA芯片介绍芯片介绍MSEL0、MSEL1：模式选择引脚。：模式选择引脚。主动串行（主动串行（AS）配置：）配置：MSEL0=0、MSEL1=0被动串行（被动串行（PS）配置：）配置：MSEL0=1、MSEL1=0Cyclone系列系列FP

37、GA10/27/202251 Altera Cyclone系列系列 FPGA与其配置芯片与其配置芯片EPCS1采用采用主动串行（主动串行（AS）配置）配置的电路如下：的电路如下：有有4个信号线：个信号线：串行时钟输入串行时钟输入(DCLK);AS控制信号输入（控制信号输入（ASDI）；）；片选信号（片选信号（nCS）串行数据输出（串行数据输出（DATA）1、主动串行（、主动串行（AS）配置方式）配置方式主动串行（主动串行（AS）配置方式）配置方式DATADCLKnCSASDIDATA 0DCLKnCSOASDOnCEGNDMSEL1MSEL0GNDnCEOVCCVCCVCC10K10K10Kn

38、STATUSCONF_ DONEnCONFIGEPCS 1Cyclone FPGAN.C.10/27/202252Altera Cyclone系列系列 FPGA 与其配置芯片与其配置芯片EPCS1采用采用被被动串行（动串行（PS）配置）配置的电路如下：的电路如下：被动串行（被动串行（PS）配置）配置GNDN.C.DATADCLKnCSOEDATA 0DCLKnCEGNDMSEL0MSEL1nCEO VCC VCCVCC10 K10K10KnSTATUSCONF _DONEnCONFIGEPCS1nINIT_CONFVCC Cyclone FPGA以下信号完成配置过程：以下信号完成配置过程：配置

39、时钟配置时钟(DCLK);配置数据（配置数据（DATA0）配置命令（配置命令（nCONFIG）状态信号（状态信号（nSTATUS）配置完成指示（配置完成指示（CONF_DONF).2、被动串行（、被动串行（PS）配置）配置nCS和和OE是使能输出端是使能输出端 10/27/202253JTAG电缆配置方式电缆配置方式TRSTDCLKnCEGNDMSEL3.0nCEO VCC VCC10 K10K 1KnSTATUSCONF _DONEnCONFIGTDITDOTCK10针插头针插头TMSVCC Stratix II FPGAN.C.VCC10 K VCC10 KVCC 注：注：nCONFIG、MSEL3.0、DCLK信号是用在其他配置方信号是用在其他配置方式下的。不应悬空，在只用式下的。不应悬空，在只用JTAG模式下模式下nCONFIG应接应接VCC（拉高），（拉高），MSEL3.0接地，接高或低的固定电平。接地，接高或低的固定电平。10/27/202254