(完整word版)微机原理及接口技术期末复习资料重点归纳.pdf
《(完整word版)微机原理及接口技术期末复习资料重点归纳.pdf》由会员分享,可在线阅读,更多相关《(完整word版)微机原理及接口技术期末复习资料重点归纳.pdf(10页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、微机重点总结第一章计算机中数的表示方法:真值、原码、反码(-127+127)、补码(-128+127)、BCD 码,1000 的原码为-0,补码为-8,反码为-7。ASCII 码:7 位二进制编码,空格20,回车 0D,换行 0A,0-9(30-39),A-Z(41-5A),a-z(61-7A)。模型机结构介绍1、程序计数器PC:4 位计数器,每次运行前先复位至0000,取出一条指令后PC自动加 1,指向下一条指令;2、存储地址寄存器MAR:接收来自 PC的二进制数,作为地址码送入存储器;3、可编程只读存储器PROM 4、指令寄存器 IR:从 PROM接收指令字,同时将指令字分别送到控制器CO
2、N和总线上,模型机指令字长为8位,高 4 位为操作码,低 4 位为地址码(操作数地址);5、控制器 CON:(1)每次运行前 CON先发出 CLR=1,使有关部件清零,此时PC=0000,IR=0000 0000;(2)CON有一个同步时钟输出,发出脉冲信号 CLK到各部件,使它们同步运行;(3)控制矩阵 CM 根据 IR 送来的指令发出12 位控制字,CON=CPEPLMERLIEILAEA SUEULBIO;6、累加器A:能从总线接收数据,也能向总线送数据,其数据输出端能将数据送至ALU进行算数运算(双态,不受 E门控制);7、算数逻辑部件 ALU:当 SU=0时,A+B,当 SU=1时,
3、A-B;8、寄存器 B:将要与 A 相加或相减的数据暂存于此寄存器,它到 ALU的输出也是双态的;9、输出寄存器 O:装入累加器 A 的结果;10、二进制显示器D。中央处理器CPU:PC、IR、CON、ALU、A、B;存储器:MAR、PROM;输入/输出系统:O、D。执行指令过程:指令周期(机器周期)包括取指周期和执行周期,两者均为3 个机器节拍(模型机),其中,取指周期的 3 个机器节拍分别为送地址节拍、读存储节拍和增量节拍。控制器:环形计数器(RC)、指令译码器(ID)、控制矩阵(CM)、其他控制电路。微型计算机硬件基本结构:算术逻辑单元 ALU、控制器、存储器、输入/输出设备。微型机工作
4、原理:存储程序,按地址顺序执行。第二章微处理器基本结构和功能:1、内部寄存器阵列(通用寄存器和专用寄存器);2、算数逻辑运算单元;3、控制器(指令寄存器、指令译码器和各种定时与控制信号产生电路);4、现代微处理器中还集成了浮点运算部件及高速缓冲寄存器 cache。8086/8088 微处理器结构:执行部件 EU的组成:1、ALU(算术逻辑单元);2、寄存器组:(1)通用寄存器:4个 16 位通用寄存器(AX、BX、CX、DX)或 8 个 8位寄存器(AL、AH、BL、BH、CL、CH、DL、DH),其中 AX为累加器,BX为基址寄存器,CX为计数寄存器,DX为数据寄存器;(2)专用寄存器:两个
5、16 位指针寄存器 SP和 BP,两个16 位变址寄存器 SI和 DI,其中,SP是堆栈指针寄存器,由它和堆栈段寄存器SS一起来确定堆栈在内存中的位置,BP 是基址指针寄存器,通常用于存放基地址,SI 是原变址寄存器,DI 是目的变址寄存器,都用于指令变址寻址方式;AH AL BH BL CH CL DH DL SP BP SI DI(3)标志寄存器 FR:为 16 位寄存器,其中 7 位未使用,使用的 9 个标志位可分为两类:状态标志(CF、PF、AF、8086/8088 CPU 总线接口单元 BIU(完成取指令和存取数据)执行单元 EU(负责分析指令和执行指令)段寄存器(CS、SS、DS、
6、ES)指令指针寄存器IP 地址加法器指令队列内部控制逻辑输入/输出控制电路算术逻辑单元ALU 寄存器组标志寄存器FR 暂存器AX BX CX DX 通用寄存器专用寄存器ZF、SF、OF),控制标志(TF、IF、DF),15-12 11 10 9 8 7 6 5 4 3 2 1 0 OF DF IF TF SF ZF AF PF CF CF 进位标志位:做加法最高位有进位或减法最高位有借位时为 1,反之为 0;PF 奇偶标志位:运行结果低8 位中 1 的个数为偶数时为 1,反之为 0;AF半进位标志位:低四位有向高四位的进位或借位时为 1,反之为 0;ZF 零标志位:运算结果为0 时置 1;SF
7、 符号标志位:与运算结果最高位相同;OF溢出标志位:字节运算结果范围超过-128+127或者字运算结果范围超出-32768+32767时置 1,溢出判断:同符号数相加,结果的符号位与之不同(符号位发生变化);TF 陷阱标志位:置1 时 8086/8088 进入单步工作方式,通常用于程序调试;IF 中断允许标志位:置1 时处理器响应可屏蔽中断;DF 方向标志位:置1时串操作指令的地址修改为自动减量方向。总线接口部件 BIU的组成:1、段寄存器:4 个 16 位段寄存器 DS(数据段寄存器)、CS(代码段寄存器)、ES(附加段寄存器)、SS(堆栈段寄存器);2、16 位指令寄存器 IP:CPU每取
8、一个指令字节,IP自动加 1,IP总是指向下一条要取出的指令代码的首地址;3、20 位地址加法器;4、6字节(8088为 4 字节)指令队列缓冲器。BIU 与 EU的动作协调原则:BIU 和 EU是并行工作的,按流水线技术原则管理1、当 8086指令队列中有两个空字节(8088中一个)时,BIU自动把指令取到队列中;2、EU从指令队列取指,执行,执行过程中如要访问存储器或 I/O,而此时 BIU正在取指,完成取指后响应 EU的总线请求;3、指令队列已满,EU又没有总线访问,BIU进入空闲状态;4、执行转移、调用和返回指令时,指令队列中的原有内容自动消除,BIU往指令队列中装入另一程序段中的指令
9、。存储器组织:1、物理地址:物理地址=段地址16+偏移量任何一个存储单元的20 位实际地址称为物理地址,又称绝对地址,同一物理地址可以有不同的段地址和偏移量。2、逻辑地址:段地址:偏移地址程序中出现的地址,由段地址和段内偏移量组成,段地址和段偏移量都是 16 位二进制数。3、一般程序存放在代码段中,段地址来源于代码段寄存器 CS,偏移地址来源于指令指针寄存器IP;当涉及一个堆栈操作时,段地址在堆栈段寄存器SS中,偏移地址来源于栈指针寄存器SP;当涉及一个操作数时,则数据段寄存器 DS或附加段寄存器 ES作为段寄存器,而偏移地址由 16 位的偏移量得到,16 位的偏移量取决于指令的寻址方式。4、
10、采用段寄存器的优点:(1)、解决了 16 位寄存器如何访问大于64KB内存空间的问题;(2)、可以实现程序的重定位。总线:总线是传送信息的公共导线,一般由地址总线、数据总线和控制总线组成;1、地址总线(AB),一般是单向总线,传送CPU发出的地址信息;2、数据总线(DB),是双向总线,可以从CPU传送数据信息到外设和主存,也可以从主存和外设向CPU 传送数据;3、控制总线(CB),其中每根线上的方向是一定的,它们分别传送控制信息、时序信息和状态信息。8086/8088 微处理器的工作模式:1、最小工作模式MN/MX=VCC:(单 CPU系统)系统中只有一个 8086/8088 微处理器,所有的
11、总线控制信号都直接由 8088/8086产生。2、最大工作模式MN/MX=GND(多 CPU系统):8086/8088要通过总线控制器8288 来形成各种总线周期,控制信号由 8288 供给。指令周期、总线周期、时钟周期:1、指令周期:执行一条指令所需要的时间,执行每一条指令的时间不同;2、总线周期:访问一次总线的时间,CPU从存储器或 I/O端口存取一次所需要的时间,一个基本的总线周期由4个 T 状态 T1、T2、T3、T4组成,基本总线周期包括存储器的读或写,输入/输出的读或写,中断响应,若存储器或外设速度较慢,不能及时送上数据(T3状态数据没准备好),则通过 READY 线通知 CPU,
12、CPU在 T3前沿检测 READY,若 READY=0,则在 T3结束后自动插入1个或几个 TW,并文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码
13、:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7
14、HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5
15、ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档
16、编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X
17、7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z
18、5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9在每个 TW的前沿处检测READY,等到 RAEDY变高后,自动脱离 TW进入 T4;3、时钟周期:T 状态,是微机系统工作的最小时间单位,取决于系统的主频率,系统
19、完成任何操作所需要的时间均是时钟周期的整数倍。8086/8088 引脚信号和功能:8086/8088都有 16位数据线,20 位地址线,直接寻址能力为1MB,引脚数为 40,其中32 个引脚在两种工作模式下的名称和功能是相同的,还有 8 个引脚在不同的工作模式下,具有不同的名称和功能。双功能引脚的功能转换,一是通过分时复用,即同一引脚在总线的不同时钟周期内其功能不同;二是根据工作模式定义引脚的功能。两种模式下,名称和功能相同的32 个引脚:1、VCC、GND:单一+5V电源,两个地;2、AD15AD0:地址/数据复用总线,双向,三态(8088中 A15A8不复用,输出,三态);3、A19/S6
20、A16/S3:地址/状态线复用,输出,三态;4、NMI:非屏蔽中断,输入,高电平有效,INTR:可屏蔽中断,输入,高电平有效;5、RD:读信号,输出,三态,低电平有效;6、CLK:时钟信号,输入;7、RESET:复位信号,输入(至少保持4 个时钟周期的高电平),复位信号输入后,CPU立即停止操作,清 FR、DS、ES、SS、IP 及指令队列,同时置CS为 0FFFFH,当 RESET变为低电平时,CPU从 FFFF0 单元开始启动;8、READY:“准备好”信号,输入;9、TEST:测试信号,输入,低电平有效;10、MN/MX:最小/最大模式控制引脚,输入,MN/MX=VCC时为最小工作方式(
21、单CPU),MN/MX=GND 时为最大工作方式(多 CPU);11、BHE/S7:高 8 位数据线允许/状态信息复用引脚,输出。最小工作模式的2431引脚(括号中是最大工作模式下的引脚功能):1、INTA(QS1):中断响应,输出,三态,低电平有效,该信号为两个连续负脉冲;2、ALE(QS0):地址锁存允许信号,输出,三态,高电平有效;3、DEN(S0):数据允许信号,输出,三态,低电平有效;4、DT/R(S1):数据发送/接收控制,输出,三态;5、M/IO(S2):存储器/IO 控制,输出,三态(8088中为M/IO);6、WR(LOCK):写信号,输出,三态,低电平有效;7、HOLD(R
22、Q/GT0):请求占用总线信号,输入,高电平有效(总线保持请求信号);8、HLDA(RQ/GT1):同意让出总线信号,输出,高电平有效(总线保持响应信号)。最大工作模式的2431引脚:1、QS1和 QS2,指令队列状态信号,输出2、S2、S1、S0:总线周期状态信号,输出,三态;3、LOCK:总线封锁信号,输出,三态,低电平有效;4、RQ/GT1、RQ/GT0:双向总线请求/允许信号,双向。总线空操作:CPU与存储器或 I/O 端口之间没有数据传送,总线空操作并不意味着CPU 不工作,只是总线接口部件BIU 不工作,总线执行部件EU仍在工作,实质上,总线空操作期间是 BIU对 EU的一种等待。
23、地址线为什么需要锁存:由于 8086 系统的地址的低16位与数据引脚公用,地址信号与数据信号是分时复用这些引脚的。这样先送出的地址信号可能被后送出的数据信号所代替,因此要有一个地址锁存器来保存先送出来的地址信息。锁存器主要用来锁存地址的低16 位。第三章机器指令:1、操作码 表示该指令所要完成的操作(二进制代码);2、地址码 操作数或操作数的地址。8086/8088 汇编语言指令:标号 指令助记符操作数表 ;注释 指令的寻址方式:1、顺序寻址方式;2、跳转寻址方式。8086/8088 操作数的寻址方式:1、立即数寻址:MOV AL,80H MOV AX,1090H 操作数就包含在指令当中,紧跟
24、在操作码之后;立即数为常量,常量可以是二进制数、十进制数、十六进制数(以AF开头则要加 0)、字符串(用单或双引号括起的字符,表示对应的 ASCII码值,如A=41H),还可以是标识符表示的符号常量、数值表达式等;立即数可以是8 位、16 位;立即数只能是整数,不能是小数、变量或其它类型数据;立即数只能作原操作数。2、寄存器寻址:INC CX ROL AH,1 MOV AX,BX MOV AX,1090H 寄存器寻址方式的操作数存放在CPU 内部的寄存器中,它可以是 8 位寄存器 AH/AL/BH/BL/CH/CL/DH/DL,也可以是 16 位寄存器 AX/BX/CX/DX/SI/DI/BP
25、/SP,另外,操作数还可以存放在 4个段寄存器 CS/DS/SS/ES 中;因为操作数存放在 CPU 内部,取操作数时不需要访问存储器,因而执行速度较快;在一条指令中,可以对源操作数采用寄存文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9文档编码:CW9U4E3O5X7 HI10M7D8R2Z5 ZG7H3S5S7A9
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 完整 word 微机 原理 接口 技术 期末 复习资料 重点 归纳
限制150内