数字电子技术-4套期末试卷-含答案.docx

《数字电子技术-4套期末试卷-含答案.docx》由会员分享，可在线阅读，更多相关《数字电子技术-4套期末试卷-含答案.docx（7页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、?数字电子技术根底?(第一套)一、填空题：每空1分，共15分1逻辑函数的两种标准形式分别为 、 。2将2004个“1异或起来得到的结果是 。3半导体存储器的构造主要包含三个局部，分别是 、 、 。48位D/A转换器当输入数字量为5v。假设只有最低位为高电平，那么输出电压为 v；当输入为，那么输出电压为 v。5就逐次逼近型和双积分型两种A/D转换器而言， 的抗干扰能力强， 的转换速度快。6由555定时器构成的三种电路中， 和 是脉冲的整形电路。7及PAL相比，GAL器件有可编程的输出构造，它是通过对 进展编程设定其 的工作模式来实现的，而且由于采用了 的工艺构造，可以重复编程，使它的通用性很好，

2、使用更为方便灵活。二、根据要求作题： 共15分1 将逻辑函数 P=AB+AC写成“及或非表达式，并用“集电极开路及非门来实现。2 图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。 三、分析图3所示电路： 10分1） 试写出8选1数据选择器的输出函数式；2） 画出A2、A1、A0从000111连续变化时，Y的波形图；3） 说明电路的逻辑功能。 四、设计“一位十进制数的四舍五入电路采用8421BCD码。要求只设定一个输出，并画出用最少“及非门实现的逻辑电路图。15分 五、电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0，试画出输出端

3、B和C 的波形。 8分 B C六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。 6分七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM中的数据见表1所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。 16分 表1： 地址输入 数据输出A3 A2 A1 A0D3 D2 D1 D0 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1

4、1 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0 1 1 1 1 1 1 1 10 0 0 00 0 1 10 1 0 00 1 0 11 0 1 01 0 0 11 0 0 01 1 1 11 1 0 00 0 0 10 0 1 00 0 0 10 1 0 00 1 1 10 0 0 0 CP波形如下图： 八、综合分析图7所示电路，RAM的16个地址单元中的数据在表中列出。要求： 1说明555定时器构成什么电路？ 18分2说明74LS160构成多少进制计数器？3说明RAM在此处于什么工作状态，起什么作用？4写出DA转换器CB7520的输出表达

5、式UO及d9d0之间的关系；5画出输出电压Uo的波形图要求画一个完整的循环。 中南大学信息学院?数字电子计数根底?试题第一套参考答案一、 填空每空1分，共15分1203地址译码器、存储矩阵、输出缓冲器40.039、5.315双积分型、逐次逼近型6施密特触发器、单稳态触发器7构造控制字、输出逻辑宏单元、E2CMOS二、根据要求作题：共15分1OC及非门实现如图：2 三、12 3该电路为序列脉冲发生器，当A2、A1、A0从000111连续变化时，Y端输出连续脉冲。四、设用A3A2A1A0表示该数，输出F。列出真值表6分A3 A2 A1 A0 F0 0 0 00 0 0 10 0 1 00 0 1

6、10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1 0 0 0 0 0 1 1111 1 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 X XXXXX CPABC五、 六、T=1， 连线如图：七、 D3、D2、D1、D0频率比分别是1/15、3/15、5/15、7/15；D0CPD1D2D3 八、（1） 555定时器构成多谐振荡器，发出矩形波；（2） 74LS160构成九进制计数器，状态转换图如下：（3） RAM处于读出状态，将0000B1000B单元的内容循环读出；5输出电压波形图如下：?数字电子技术根底?(第二套)一、

7、填空题：每空1分，共16分1逻辑函数有四种表示方法，它们分别是 、 、 和 。2将2004个“1异或起来得到的结果是 。3目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是 电路和 电路。4施密特触发器有 个稳定状态.，多谐振荡器有 个稳定状态。5Intel2114是1K* 4位的RAM集成电路芯片，它有地址线 条，数据线 条。6被转换的信号的上限截止频率为10kHz，那么A/D转换器的采样频率应高于 kHz；完成一次转换所用的时间应小于 。7GAL器件的全称是 ，及PAL相比，它的输出电路是通过编程设定其 的工作模式来实现的，而且由于采用了 的工艺构造，可以重复编程，使用更为方便灵

8、活。二、根据要求作题：共16分1 试画出用反相器和集电极开路及非门实现逻辑函数 。2、图1、2中电路由TTL门电路构成，图3由CMOS门电路构成，试分别写出F1、F2、F3的表达式。 三、电路及输入波形如图4所示，其中FF1是D锁存器，FF2是维持-阻塞D触发器，根据CP和D的输入波形画出Q1和Q2的输出波形。设触发器的初始状态均为0。 8分四、分析图5所示电路，写出Z1、Z2的逻辑表达式，列出真值表，说明电路的逻辑功能。 10分五、设计一位8421BCD码的判奇电路，当输入码含奇数个“1时，输出为1，否那么为0。要求使用两种方法实现： 20分1用最少及非门实现，画出逻辑电路图；2用一片8选1

9、数据选择器74LS151加假设干门电路实现，画出电路图。 六、电路如图6所示，其中RA=RB=10k,C=0.1f，试问：1在Uk为高电平期间，由555定时器构成的是什么电路，其输出U0的频率f0=?2分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动方程和状态方程，画出完整的状态转换图；3设Q3、Q2、Q1的初态为000，Uk所加正脉冲的宽度为Tw=5/f0，脉冲过后Q3、Q2、Q1将保持在哪个状态？ 共15分 七、集成4位二进制加法计数器74161的连接图如图7所示，是预置控制端；D0、D1、D2、D3是预置数据输入端；Q3、Q2、Q1、Q0是触发器的输出端，Q0是最低

10、位，Q3是最高位；为低电平时电路开场置数，为高电平时电路计数。试分析电路的功能。要求： 1列出状态转换表； 15分 2检验自启动能力； 3说明计数模值。 中南大学信息学院?数字电子计数根底?试题第二套参考答案一、 填空每空1分，共16分1 真值表、逻辑图、逻辑表达式、卡诺图；20；3TTL 、 CMOS ;4两、0 ；510 、4 ；620 、50S；7通用阵列逻辑、输出逻辑宏单元、E2CMOS；二、根据要求作题：共16分1 2 三、四、1表达式2真值表3逻辑功能为：全减器五、首先，根据电路逻辑描述画出卡诺图：1最简“及或式为：； “及非及非式为： 及非门实现图略2六、（1） 多谐振荡器； （

11、2） 驱动方程：状态方程：状态转换图：3初态为000，五个周期后将保持在100状态。七、1状态转换图如下： 2可以自启动； 3模8；?数字电子技术根底?(第三套)一、填空每题1分，共10分1. TTL门电路输出高电平为 V，阈值电压为 V；2. 触发器按动作特点可分为根本型、 、 和边沿型；3. 组合逻辑电路产生竞争冒险的内因是 ；4. 三位二进制减法计数器的初始状态为101，四个CP脉冲后它的状态为 ；5. 如果要把一宽脉冲变换为窄脉冲应采用 触发器；6. RAM的扩展可分为 、 扩展两种；7. PAL是 可编程，EPROM是 可编程；8. GAL中的OLMC可组态为专用输入、 、存放反应输

12、出等几种工作模式；9. 四位DAC的最大输出电压为5V，当输入数据为0101时，它的输出电压为 V；10. 如果一个3位ADC输入电压的最大值为1V，采用“四舍五入量化法，那么它的量化阶距为 V。二、写出图1中，各逻辑电路的输出逻辑表达式，并化为最简及或式； (G1、G2为OC门,TG1、TG2为CMOS传输门) (10分)三、由四位并行进位全加器74LS283构成图2所示： (15分)1. 当A=0,X3X2X1X0=0011,Y3Y2Y1Y0=0100求Z3Z2Z1Z0=?,W=?2. 当A=1,X3X2X1X0=1001,Y3Y2Y1Y0=0101求Z3Z2Z1Z0=?,W=?3. 写出

13、X(X3X2X1X0),Y(Y3Y2Y1Y0),A及Z(Z3Z2Z1Z0)，W之间的算法公式,并指出其功能. 四、试画出图3在CP脉冲作用下Q1,Q2,Y对应的电压波形。(设触发器的初态为0,画6个完整的CP脉冲的波形) (15分)五、由可擦可编程只读存储器EPROM2716构成的应用电路如下图。1. 计算EPROM2716的存储容量；2. 当ABCD=0110时,数码管显示什么数字；3. 写出Z的最小项表达式,并化为最简及或式； (15分)六、由同步十进制加法计数器74LS160构成一数字系统如下图，假设计数器的初态为0,测得组合逻辑电路的真值表如下所示： (20分)1. 画出74LS160

14、的状态转换图；2. 画出整个数字系统的时序图；3. 如果用同步四位二进制加法计数器74LS161代替74LS160,试画出其电路图要求采用置数法；4. 试用一片二进制译码器74LS138辅助及非门实现该组合逻辑电路功能。七、时序PLA电路如下图： 16分 1. 求该时序电路的驱动方程、状态方程、输出方程；2. 画该电路的状态转换表和状态转换图；3. 试对应X的波形如下图，画Q1、Q2和Z的波形；4. 说明该电路的功能。 ?数字电子技术根底?试题第三套参考答案一、 填空题：1. 3.4 V 、1.4 V ； 2、同步型 、主从型 ；3、逻辑器件的传输延时 ； 001 ； 积分型单稳态 ；2. 字

15、扩展 、位扩展 ；3. 及阵列 、或阵列 ； 组合输出 ； 5/3 V ； 2/15 V； 二、(1) (2) 三、1A0时： ZXY0111； WCo0；2A1时：0100； ；3电路功能为：四位二进制加/减运算电路：当A0时，ZXY；当A1时，ZXY； 四、五、（1） 存储容量为：2K8；（2） 数码管显示“6；六、1状态转换图2CPZ1 2 3 4 5 6 7 8 9 10 11 12 1334七、1驱动方程和状态方程一样： 输出方程：2状态转换表：状态转换图： 34电路功能描述：2位不同数码串行检测器，当串行输入的两位数码不同时，输出为“1，否那么，输出为“0。?数字电子技术根底?(第

16、四套)一、填空每题2分，共20分1. 如图1所示，A=0时，Y= ；A=1，B=0时，Y= ；2. ，Y的最简及或式为 ；3. 如图2所示为TTL的TSL门电路，EN=0时，Y为 ，EN=1时，Y= ；4. 触发器按逻辑功能可分为RSF、JKF、 、 和DF；5. 四位二进制减法计数器的初始状态为0011，四个CP脉冲后它的状态为 ；6. EPROM2864的有 地址输入端，有 数据输出端；7. 数字系统按组成方式可分为 、 两种；8. GAL是 可编程，GAL中的OLMC称 ；9. 四位DAC的最大输出电压为5V，当输入数据为0101时，它的输出电压为 V；10. 某3位ADC输入电压的最大

17、值为1V，采用“取整量化法时它的量化阶距为 V。二、试分析如图3所示的组合逻辑电路。 (10分) 1. 写出输出逻辑表达式； 2. 化为最简及或式；3. 列出真值表；4. 说明逻辑功能。三、试用一片74LS138辅以及非门设计一个BCD码素数检测电路，要求：当输入为大于1的素数时，电路输出为1，否那么输出为0要有设计过程。 10分四、试画出以下触发器的输出波形 (设触发器的初态为0)。 (12分) 1.2.3.五、如下图，由两片超前进位加法器74LS283和一片数值比拟器74LS85组成的数字系统。试分析：10分 1当X3X2X1X00011，Y3Y2Y1Y00011时，Z3Z2Z1Z0？T？

18、2当X3X2X1X00111，Y3Y2Y1Y00111时，Z3Z2Z1Z0？T？3说明该系统的逻辑功能。六、试用74LS161设计一计数器完成以下计数循环10分 七、如下图为一跳频信号发生器，其中CB555为555定时器，74LS194为四位双向移位存放器，74LS160为十进制加法计数器。 22分1. CB555构成什么功能电路？2. 当2K的滑动电阻处于中心位置时，求CP2频率？3. 当74LS194的状态为0001，画出74LS160的状态转换图，说明它是几进制计数器，并求输出Y的频率。4. 74LS194工作在循环右移状态，当它的状态为0001，画出74LS194的状态转换图；5. 试

19、说明电路输出Y有哪几种输出频率成份？每一频率成份持续多长时间？?数字电子技术根底?试题第四套参考答案一、 填空题：1. Y0、Y1 ； ； 高阻态、；2. TF 、TF ； 1111 ； 13个、8个；3. 功能扩展电路、功能综合电路 ； 及阵列、输出逻辑宏单元 ；4. 5/3 ； 1/8 ； 二、1逻辑表达式2最简及或式：3 真值表A B C Y1Y20 0 0000 0 1100 1 0100 1 1011 0 0101 0 1 011 1 0011 1 1114逻辑功能为：全加器。三、1真值表2逻辑表达式：3用74LS138和及非门实现如下：四、五、（1） Z3Z2Z1Z00110，T0；（2） Z3Z2Z1Z01110，T1；3系统的逻辑功能为：两位BCD数求和电路。六、七、1多谐振荡器；2 3状态转换图如下；74LS160构成九进制计数器； 474LS194构成电路的状态转换图：5可输出4种频率的信号，它们的频率分别为：第 7 页