邵阳CPU项目招商引资方案_模板.docx
《邵阳CPU项目招商引资方案_模板.docx》由会员分享,可在线阅读,更多相关《邵阳CPU项目招商引资方案_模板.docx(120页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、泓域咨询/邵阳CPU项目招商引资方案报告说明CPU生产过程即在极高纯度的单晶硅片上,根据设计图纸即生产过程中表现形态为掩膜,进行雕刻,形成极其精细、复杂的电路。具体过程主要包括硅提纯、切割晶圆、影印、刻蚀、重复、分层、封装、多次测试等。1)硅提纯:生产CPU现阶段主要的材料是Si,这是一种非金属元素,从化学角度来看其位于元素周期表中金属元素与非金属元素的交界处,具备半导体性质,适合于制造各种微小的晶体管,是目前最适宜于制造现代大规模集成电路的材料之一。在硅提纯的过程中,原材料硅先被熔化并放入石英熔炉中,以便硅晶体围绕晶种生长。2)切割晶圆:硅锭制作出来后被切割成片状,称为晶圆。用机器从单晶硅棒
2、上切割下一片事先确定规格的硅晶片,并将其划分为多个细小的区域,每个区域都将成为一个CPU的内核(Die)。一般而言,晶圆切得越薄,相同量的硅材料能够制造的CPU成品越多。3)影印:在经过热处理得到的硅氧化物层上面敷涂一种光阻物质,紫外线通过印制着CPU复杂电路结构图样的模板照射硅基片,被紫外线照射的地方光阻物质溶解。为了避免不需要曝光的区域也受到光的干扰,必须制作遮罩将这些区域进行遮蔽。4)蚀刻:这是CPU生产过程中的重要操作,也是CPU工业中的重头技术。蚀刻使用的是波长很短的紫外光并配合很大的镜头,短波长的光将透过这些石英遮罩的孔照在光敏抗蚀膜上使之曝光。接下来停止光照并移除遮罩,使用特定的
3、化学溶液清洗掉被曝光的光敏抗蚀膜,以及在下面紧贴着抗蚀膜的一层硅。之后曝光的硅将被原子轰击,使得曝光的硅基片局部掺杂,从而改变这些区域的导电状态,以制造出N井或P井,结合制作的基片CPU的门电路完成。5)重复、分层:为加工新的一层电路,再次生长硅氧化物,沉积一层多晶硅,涂敷光阻物质,重复影印、刻蚀过程,得到含多晶硅和硅氧化物的沟槽结构。重复多遍,形成3D结构,每几层中间都要填上金属作为导体,层数决定于设计时CPU的布局,以及通过的电流大小。6)封装:将一块块的晶圆封入一个陶瓷或塑料的封壳中,以便装在电路板上。封装结构各有不同,好的封装往往能带来芯片电气性能和稳定性的提升,并能间接地为主频的提升
4、提供可靠基础。7)测试:这是CPU出厂前必要的过程,将测试晶圆的电气性能,检查是否出现了差错。之后晶圆上每个CPU核心都将被分开检测。由于SRAM结构复杂、密度高,所以缓存是CPU中容易出问题的部分,对缓存的测试也是CPU测试的重要部分。根据谨慎财务估算,项目总投资28643.04万元,其中:建设投资22234.96万元,占项目总投资的77.63%;建设期利息443.32万元,占项目总投资的1.55%;流动资金5964.76万元,占项目总投资的20.82%。项目正常运营每年营业收入61500.00万元,综合总成本费用48859.24万元,净利润9255.49万元,财务内部收益率24.33%,财
5、务净现值11265.94万元,全部投资回收期5.66年。本期项目具有较强的财务盈利能力,其财务净现值良好,投资回收期合理。此项目建设条件良好,可利用当地丰富的水、电资源以及便利的生产、生活辅助设施,项目投资省、见效快;此项目贯彻“先进适用、稳妥可靠、经济合理、低耗优质”的原则,技术先进,成熟可靠,投产后可保证达到预定的设计目标。本报告为模板参考范文,不作为投资建议,仅供参考。报告产业背景、市场分析、技术方案、风险评估等内容基于公开信息;项目建设方案、投资估算、经济效益分析等内容基于行业研究模型。本报告可用于学习交流或模板参考应用。目录第一章 行业发展分析9一、 流片和封测是芯片的实体制造过程9
6、二、 CPU是计算机系统的核心10第二章 背景及必要性15一、 运行原理:从不同指令集出发来理解15二、 生产过程:从设计,到流片,到封测17三、 推进要素市场化改革17四、 积极拓宽对外经贸合作18第三章 绪论19一、 项目名称及投资人19二、 编制原则19三、 编制依据20四、 编制范围及内容21五、 项目建设背景21六、 结论分析22主要经济指标一览表24第四章 公司基本情况26一、 公司基本信息26二、 公司简介26三、 公司竞争优势27四、 公司主要财务数据29公司合并资产负债表主要数据29公司合并利润表主要数据29五、 核心人员介绍29六、 经营宗旨31七、 公司发展规划31第五章
7、 产品规划与建设内容37一、 建设规模及主要建设内容37二、 产品规划方案及生产纲领37产品规划方案一览表37第六章 选址分析40一、 项目选址原则40二、 建设区基本情况40三、 全面融入新发展格局44四、 项目选址综合评价45第七章 SWOT分析说明46一、 优势分析(S)46二、 劣势分析(W)47三、 机会分析(O)48四、 威胁分析(T)48第八章 发展规划52一、 公司发展规划52二、 保障措施56第九章 劳动安全评价59一、 编制依据59二、 防范措施62三、 预期效果评价67第十章 技术方案68一、 企业技术研发分析68二、 项目技术工艺分析71三、 质量管理72四、 设备选型
8、方案73主要设备购置一览表74第十一章 节能方案说明75一、 项目节能概述75二、 能源消费种类和数量分析76能耗分析一览表76三、 项目节能措施77四、 节能综合评价78第十二章 投资方案分析80一、 投资估算的依据和说明80二、 建设投资估算81建设投资估算表85三、 建设期利息85建设期利息估算表85固定资产投资估算表87四、 流动资金87流动资金估算表88五、 项目总投资89总投资及构成一览表89六、 资金筹措与投资计划90项目投资计划与资金筹措一览表90第十三章 经济效益及财务分析92一、 基本假设及基础参数选取92二、 经济评价财务测算92营业收入、税金及附加和增值税估算表92综合
9、总成本费用估算表94利润及利润分配表96三、 项目盈利能力分析97项目投资现金流量表98四、 财务生存能力分析100五、 偿债能力分析100借款还本付息计划表101六、 经济评价结论102第十四章 项目招标、投标分析103一、 项目招标依据103二、 项目招标范围103三、 招标要求104四、 招标组织方式106五、 招标信息发布106第十五章 项目总结分析107第十六章 附表109建设投资估算表109建设期利息估算表109固定资产投资估算表110流动资金估算表111总投资及构成一览表112项目投资计划与资金筹措一览表113营业收入、税金及附加和增值税估算表114综合总成本费用估算表115固定
10、资产折旧费估算表116无形资产和其他资产摊销估算表117利润及利润分配表117项目投资现金流量表118第一章 行业发展分析一、 流片和封测是芯片的实体制造过程CPU生产过程即在极高纯度的单晶硅片上,根据设计图纸即生产过程中表现形态为掩膜,进行雕刻,形成极其精细、复杂的电路。具体过程主要包括硅提纯、切割晶圆、影印、刻蚀、重复、分层、封装、多次测试等。1)硅提纯:生产CPU现阶段主要的材料是Si,这是一种非金属元素,从化学角度来看其位于元素周期表中金属元素与非金属元素的交界处,具备半导体性质,适合于制造各种微小的晶体管,是目前最适宜于制造现代大规模集成电路的材料之一。在硅提纯的过程中,原材料硅先被
11、熔化并放入石英熔炉中,以便硅晶体围绕晶种生长。2)切割晶圆:硅锭制作出来后被切割成片状,称为晶圆。用机器从单晶硅棒上切割下一片事先确定规格的硅晶片,并将其划分为多个细小的区域,每个区域都将成为一个CPU的内核(Die)。一般而言,晶圆切得越薄,相同量的硅材料能够制造的CPU成品越多。3)影印:在经过热处理得到的硅氧化物层上面敷涂一种光阻物质,紫外线通过印制着CPU复杂电路结构图样的模板照射硅基片,被紫外线照射的地方光阻物质溶解。为了避免不需要曝光的区域也受到光的干扰,必须制作遮罩将这些区域进行遮蔽。4)蚀刻:这是CPU生产过程中的重要操作,也是CPU工业中的重头技术。蚀刻使用的是波长很短的紫外
12、光并配合很大的镜头,短波长的光将透过这些石英遮罩的孔照在光敏抗蚀膜上使之曝光。接下来停止光照并移除遮罩,使用特定的化学溶液清洗掉被曝光的光敏抗蚀膜,以及在下面紧贴着抗蚀膜的一层硅。之后曝光的硅将被原子轰击,使得曝光的硅基片局部掺杂,从而改变这些区域的导电状态,以制造出N井或P井,结合制作的基片CPU的门电路完成。5)重复、分层:为加工新的一层电路,再次生长硅氧化物,沉积一层多晶硅,涂敷光阻物质,重复影印、刻蚀过程,得到含多晶硅和硅氧化物的沟槽结构。重复多遍,形成3D结构,每几层中间都要填上金属作为导体,层数决定于设计时CPU的布局,以及通过的电流大小。6)封装:将一块块的晶圆封入一个陶瓷或塑料
13、的封壳中,以便装在电路板上。封装结构各有不同,好的封装往往能带来芯片电气性能和稳定性的提升,并能间接地为主频的提升提供可靠基础。7)测试:这是CPU出厂前必要的过程,将测试晶圆的电气性能,检查是否出现了差错。之后晶圆上每个CPU核心都将被分开检测。由于SRAM结构复杂、密度高,所以缓存是CPU中容易出问题的部分,对缓存的测试也是CPU测试的重要部分。二、 CPU是计算机系统的核心CPU是计算机的运算和控制核心,是信息处理、程序运行的最终执行单元,是计算机的核心组成部件。CPU即中央处理器(CentralProcessingUnit),其本质是超大规模集成电路,用于解释计算机指令和处理计算机软件
14、中的数据,并负责控制、调配计算机的所有软硬件资源。CPU由运算器、控制器、寄存器及实现他们之间联系的数据、控制及状态的总线构成。运算逻辑部件可以执行定点或浮点算术运算操作、移位操作以及逻辑操作,也可以执行地址运算和转换。寄存器部件包括通用寄存器、专用寄存器和控制寄存器,分别用于保存指令中的寄存器操作数和操作结果、执行一些特殊操作、用来指示机器执行的状态。控制部件负责对指令译码,并发出完成每条指令所要执行的各个操作的控制信号。按照体系结构进行划分,可分为冯诺依曼结构和哈佛结构。两者的区别在于程序空间和数据空间是否一体,冯诺依曼结构的数据空间与程序空间不分开,而哈佛结构的数据空间与程序空间分开。现
15、代的复杂芯片中,大多是冯诺依曼结构和哈佛结构融合或者并存的体系。冯诺依曼结构:也被称为普林斯顿结构,是一种将程序指令存储器和数据存储器合并在一起的存储器结构。其特点为数据采用二进制,必须由输入设备、输出设备、运算器、控制器、存储器、控制器组成,另外程序和数据统一存储并在程序控制下自动工作。哈佛结构:是一种将程序指令存储和数据存储分开的存储器结构。中央处理器首先到程序指令存储器中读取程序指令内容,解码后得到数据地址,再到相应的数据存储器中读取数据,并进行下一步的操作(通常是执行)。它的主要特点是使用两个独立的存储器模块,分别存储指令和数据,每个存储模块都不允许指令和数据并存;使用独立的两条总线,
16、分别作为CPU与每个存储器之间的专用通信路径,而这两条总线之间毫无关联,分离的程序总线和数据总线允许在一个机器周期内同时获得指令字(来自程序存储器)和操作数(来自数据存储器),从而提高了执行速度;此外其适合于数字信号的处理。改进的哈佛结构:其具有独立的地址总线和数据总线,两条总线由程序存储器和数据存储器分时共用。并使用公用数据总线来完成程序存储模块或数据存储模块与CPU之间的数据传输。相对于哈佛结构,合并了两个存储器的地址总线和数据总线。按照应用领域划分,CPU可以分为微处理器(MPU)、微控制器(MCU)、数字信号处理器(DSP)、专用处理器(ASP)。MPU属于通用处理芯片,是微型计算机的
17、控制和运算核心,通用性强、功能强大;MCU介于通用处理芯片和专用处理芯片之间,侧重于特定场景的控制;DSP属于专用处理芯片,主要功能为数字信号处理。ASP主要针对于特定领域。微处理器(MPU):MPU涵盖的范围比CPU小,小型的处理器都可以被称作MPU。MPU通过较为强大的运算和处理能力执行较为复杂的大型程序,可以视作是功能增强的CPU。往往被用作个人计算机和高端工作站的核心CPU。微控制器(MCU):MCU也就是俗称单片机,是专门用作嵌入式应用而设计的单芯片型计算机,是将计算机的CPU、RAM、ROM、定时计数器和多种I/O接口集成在一片芯片上从而形成的芯片级计算机,是随着大规模集成电路的出
18、现而产生的。数字信号处理器(DSP):DSP是由大规模或超大规模集成电路芯片组成的用来完成数字信号处理任务的处理器。DSP不只局限于音视频层面,也应用于通信与信息系统、自动控制、雷达、军事、航空航天、医疗等领域。DSP是为适应高速实时信号处理任务的需要而发展的,解决了微处理器器件较多、逻辑设计和程序设计复杂、价格较贵等问题,实现了对信号的采集、变换、滤波、估值、增强、压缩、识别。专用处理器(ASP):ASP是一张针对于特定领域设计的处理器,比如用于HDTV、ADSL、CableModem等的专用处理器。按照下游应用场景进行划分,CPU可以应用在服务器、工作站、个人计算机(台式机、笔记本电脑)、
19、移动终端和嵌入式设备等不同设备上。根据应用领域不同,其架构、功能、性能、可靠性、能效比等技术指标也存在一定差异。第二章 背景及必要性一、 运行原理:从不同指令集出发来理解指令集是CPU中用来计算和控制计算机系统的一套指令的集合。CPU在设计时就定下了一系列与其他硬件电路相配合的指令系统,不同指令集使得CPU发挥不同的性能,是CPU性能体现的重要标志。包含了基本数据类型、指令集、寄存器、寻址模式、存储体系、中断、异常处理以及外部I/O,一系列的opcode即操作码(机器语言),以及由特定处理器执行的基本命令。按照采用的指令集,CPU可以分为复杂指令集(CISC)和精简指令集(RISC)两大类。C
20、ISC指令集:即复杂指令集,在早期为了扩展计算机功能,需要将更多更复杂的指令加入指令系统,以提高计算机的处理能力,因此CISC强调增强指令的能力、减少目标代码的数量,但是指令复杂,指令周期长。程序中各条指令和指令中的各个操作都是按顺序串行执行的。优点在于控制简单,缺点是对于计算机各个部分的利用率不高,执行速度较慢,主要以x86架构为代表。RISC指令集:即精简指令集,随着半导体技术的发展,80年代开始逐渐通过硬件的方式,而非通过扩充指令来实现复杂功能,指令规模逐渐缩小,指令进一步简化,RISC开始应用。其强调尽量减少指令集、指令单周期执行,但是目标代码会更大。与传统的CISC型相对而言,RIS
21、C型的指令格式统一且指令种类较少,显著提高了处理速度,主要为ARM、MIPS、RISC-V等架构。扩展指令集能够提升CPU的某一方面的性能。扩展指令集重新定义了新的数据和指令,从而能够极大提高该方面数据处理能力,但需要有软件支持,常见扩展指令集有MMX、SSE、SSE2、SSE4。MMX:MMX发布于1997年,共有57条指令。MMX指令与FPU使用同样的8个通用寄存器,可以一次处理8个字节的数据,理论上能提升8倍运算速度。代表处理器有:PentiumMMX。SSE:SSE是Intel在PentiumIII处理器中率先推出。共有70条指令,包含50条提高3D图形运算效率、12条MMX整数运算增
22、强、8条内存中连续数据块传输优化。代表处理器有:PentiumIII。SSE2:SSE2是由Intel在SSE指令集基础上发展而成。新增了144条指令扩展MMX技术和SSE技术,提高了广大应用程序的运行性能。代表处理器有:Pentium4。SSE4:SSE4是Conroe架构引入的新指令集。包括16条指令,提供完整的128位宽SSE执行单元,并改良了插入、提取、寻找、离散、跨步负载及存储等动作。在不同的指令集下根据冯诺依曼体系结构,CPU的运作可以统一划分为5个阶段。即为取指令阶段、指令译码阶段、执行指令阶段、访存取数和结果写回。取指令:即将一条指令从主存储器中取到指令寄存器的过程。程序计数器
23、中的数值,用来指示当前指令在主存中的位置。当一条指令被取出后,程序计数器中的数值将根据指令字长度自动递增。指令译码阶段:取出指令后,指令译码器按照预定的指令格式,对取回的指令进行拆分和解释,识别区分出不同的指令类别以及各种获取操作数的方法。执行指令阶段:具体实现指令的功能。将CPU的不同部分被连接起来,执行所需的操作。访存取数阶段:根据指令需要访问主存、读取操作数,CPU得到操作数在主存中的地址,并从主存中读取该操作数用于运算。结果写回阶段:把执行指令阶段的运行结果数据“写回”到某种存储形式。结果数据会被写到CPU的内部寄存器中,以便被后续的指令快速地存取;许多指令还会改变程序状态字寄存器中标
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 邵阳 CPU 项目 招商引资 方案 模板
限制150内