数字电子时钟课程设计报告.doc

《数字电子时钟课程设计报告.doc》由会员分享，可在线阅读，更多相关《数字电子时钟课程设计报告.doc（15页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、目 录1 设计任务及要求 .(2)2 系统总体设计方案 . .（3）3 器件选择 (4)4六十进制“秒”计数器设计 4.1所需器件符号及说明.（8） 4.2 原理图介绍. （8）5 六十进制“分”计数器设计 5.1所需器件符号及说明. （9） 5.2 原理图介绍.（9）6 二十四进制计数器设计 6.1所需器件符号及说明. （10） 6.2 原理图介绍.（10）7 秒脉冲电路设计 7.1所需器件符号及说明.（10） 7.2 原理图介绍. （11）8校分校时电路设计 8.2所需器件符号及说明. . （11） 8.3 原理图介绍. （11）9整点报时电路设计 9.1所需器件符号及说明. . （11）

2、 9.2 原理图介绍. （12）10系统整体电路设计 10.1所需器件符号及说明.（12） 10.2 原理图介绍. （12）11 改进意见及收获体会.（15） 1.设计任务及要求设计要求及任务数字钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用：小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。多功能数字钟由以下几部分组成：555定时器组成的多谐振荡器构成秒脉冲发生器；校正电路；六十进制的秒、分计数器和二十四进制的时计数器；秒、分、时的数码显示部分；报时电路等。具体要求如下：钟是一种用数

3、字电路技术实现时、分、秒计时的装置。通过数字钟的制作进一步了解中小规模集成电路。设计要求：1、 时间以24小时为一个周期；2、 显示时、分、秒；3、 具有校时功能，可以分别对时、分进行单独校时，使其校正到标准时间；4、 计时过程具有整点报时功能；5、 具有开机清零功能； 6、 设计所需的脉冲电路。设计任务：1、 画出电路原理图2、 元器件及参数选择；3、 电路仿真；4、 接线及调试；5、基于multisim仿真。2系统总体设计方案数字钟组成电路的总体框图如下图所示：数字钟的组成框图如图1所示分别由显示电路，译码电路，计数器，校时电路，校分电路，和脉冲产生电路。时显示器分显示器秒显示器24进制计

4、数器60进制计数器60进制计数器整点报时校时电路秒脉冲图、总体框图3 器件选择1.74LS16074LS160为十进制同步加法计数器逻辑功能描述如下：由逻辑图与功能表知，在CT74LS160中LD为预置数控制端，D0-D3为数据输入端，C为进位输出端，RD为异步置零端，Q0-Q3位数据输出端，EP和ET为工作状态控制端。当RC=0时所有触发器将同时被置零，而且置零操作不受其他输入端状态的影响。当RC=1、LD=0时，电路工作在预置数状态。这时门G16-G19的输出始终是1，所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。当RC=LD=1而EP=0、ET=1时，由于这时门G16-G1

5、9的输出均为0，亦即FF0-FF3均处在J=K=0的状态，所以CP信号到达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=0、则EP不论为何状态，计数器的状态也保持不变，但这时进位输出C等于0。当RC=LD=EP=ET=1时，电路工作在计数状态。从电路的0000状态开始连续输入16个计数脉冲时，电路将从1111的状态返回0000的状态，C端从高电平跳变至低电平。利用C端输出的高电平或下降沿作为进位输出信号。逻辑功能表如下：表一、74LS160逻辑功能CPEP ET工作状态0 置零10 预置数110 1保持11 0保持（但C=0）111 1计数逻辑框图如图1： 逻辑符号如图2： 2.

6、74LS16274LS162为十进制同步加法计数器.逻辑功能表如下：表一、74LS162逻辑功能CPEP ET工作状态0 置零10 预置数110 1保持11 0保持（但C=0）111 1计数逻辑框图如图1： 逻辑符号如图2： 3.555图、555芯片内部结构555集成定时器由五个部分组成：1、 基本RS触发器：由两个“与非”门组成2、 比较器：C1、C2是两个电压比较器3、 分压器：阻值均为5千欧的电阻串联起来构成分压器，为比较器C1和C2提供参考电压。4、 晶体管开卷和输出缓冲器：晶体管VT构成开关，其状态受端控制。输出缓冲器就是接在输出端的反相器G3，其作用是提高定时器的带负载能力和隔离负

7、载对定时器的影响。其逻辑框图如下： 逻辑符号如下：4.LED显示屏 LED是发光二极管Light Emitting Diode的英文缩写。LED显示屏是由发光二极管排列组成的一显示器件。它采用低电压扫描驱动，具有：耗电少、使用寿命长、成本低、亮度高、故障少、视角大、可视距离远、规格品种全等特点。目前LED显示屏作为新一代的信息传播媒体，已经成为城市信息现代化建设的标志。管脚分别接输出段的、图形显示如下图所示：图、LED显示屏四、功能模块4六十进制“秒”计数器设计4.1所需器件 两块中规模集成十进制计数器74LS160，两个LED显示屏，四个74LS04非门，一个四输入与门。各器件功能见第2部分

8、。4.2原理图 六十进制秒计数器，它由两块中规模集成十进制计数器74LS160，一块组成十进制，另一块组成六进制。组合起来就构成六十进制计数器，如图3.1所示六十进制计数器。六进制采用的是置零法范围为05，当第六个脉冲到来的瞬间置零，构成六进制计数器。5六十进制“分”计数器设计5.1所需器件与六十进制“秒”计数器所用器件相同。5.2 原理图六十进制分计数器，它由两块中规模集成十进制计数器74LS160，一块组成十进制，另一块组成六进制。组合起来就构成六十进制计数器，如图5.1所示六十进制计数器。六进制采用的是置零法，其变化范围为05，当第六个脉冲到来的瞬间置零，构成六进制计数器。与六十进制秒计

9、数器相同。6 二十四进制计数器设计6.1所需器件两块中规模集成十进制计数器74LS160和74ls162，两个LED显示屏，一个74LS00与门。各器件功能见第2部分6.2原理图图6.1二十四进制时计数器，它由两块中规模集成十进制计数器74LS160，一块组成四进制，另一块组成二进制。组合起来就构成二十四进制计数器，同理，各片均采用置零法。7秒脉冲电路设计秒脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，本实验可采用555定时器组成的多谐振荡器发出秒脉冲即1Hz脉冲。7.1所需器件电阻R1，R3（阻值大小见图），555计数器，电容C1，C2（阻值大小见图）7.2 电路图如下频

10、率f=1T=1【（R1+2R3）C1*ln2】=1Hz。8校分校时电路设计在刚刚开机接通电源时，由于时、分为任意值，所以，需进行调整。置开关在手动位置，分别对时、分、秒进行单独计数，计数脉冲由秒脉冲输入。部分截图如下图2：a. 如果闭合右边开关J1，秒脉冲输入分计数器，从而实现对分的校准。b. 如果闭合右边开关J2，秒脉冲输入时计数器，从而实现对时的校准。 9整点报时电路设计 三个与门，两个非门，灯泡，1KHz方波脉冲。5.5 整点报时电路 电路应在整点前 1秒钟内开始整点报时，即当时间在 59 分 59 秒时，报时电路发出报时控制信号，蜂鸣器发出响声，并且指示灯闪烁一次。当时间在 59 分

11、59 秒时，分十位、分个位和秒十位、秒个位均保持不变，分别为 5、9 和 5、9，因此可将分计数器十位的 Qc 和 Qa 、个位的 Qd 和 Qa及秒计数器十位的 Qc 和 Qa 、个位的 Qd 和 Qa相与，从而产生报时控制信号。报时电路可选7个74F08D 来构成 。 10系统整体电路设计总体电路原理图如下图九所示。 本次设计的总体电路整体工作原理大体描述如下： 1.首先，由555定时器组成一个多谐振荡器得到1HZ的秒脉冲，秒脉冲发生器的输出端接到每个计数器的时钟输入端。2.数字钟的分、秒计数部分均为六十进制计数器（显示0059），采用两片74LS160来实现。个位为十进制，十位为六进制，

12、当个位计数到9时，再来一个脉冲变成0，同时产生一个进位信号，给十位提供一个脉冲，使十位计数加1。而数字钟的时计数部分为二十四进制计数器（显示0023），也是采用两片74LS160实现。当开始计数时，个位按十进制计数，当计到23时，这时再来一个脉冲，回到“零”。所以，这里必须使个位既能完成十进制计数，又能在高低位满足“23”这一数字后，十计数器清0，图中采用了十位的2和个位的3相“与非”后再清0。当秒计数器计到59时，再来一个脉冲变成00，同时产生一个进位信号给分计数器的CP输入端；当分计数器计到59时，再来一个脉冲变成00，同时产生一个进位信号给时计数器的CP输入端；当时计数器计到23时，再来

13、一个脉冲变成00。 3.数字钟的校正部分主要是通过开关实现的。当需要进行校正时，将开关J1打开，J2打到+5V时为分校正,J4打到+5V,J4打到上面时为时校正。 4.当计数器在每次计到整点时，需要提前十秒报时，这可采用译码电路来解决，即当分为59时，且秒计数到50时，输出一高电平，经过一系列门电路驱动灯泡发光，完成整点报时。 利用Multism软件对整个电路进行仿真，分别对每一部分调试仿真，清零部分有开关J1控制，开关打到+5V时电路正常工作，打到0时，电路清零。11 改进意见及收获体会1 设计体会通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念

14、，要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。本次实验是基于multisim的基础上做的，通过本次实验我也比较全面的了解了multisim软件的使用。2 对设计的建议我希望老师在我们动手制作之前应先告诉我们一些关于所做电路的资料、原理，以及如何检测电路的方法，因为我们对multisim软件很陌生，所以希望老师再做设计之前能给我们系统的讲解一下multisim的使用方法，这样会有助于我们进一步的进入状况，完成设计，能保证一定的效率，如果我对multisim有了比较全面的了解，就不会浪费那么多时间去找器件，这样我们就能有充足的时间去弄清楚数字钟的设计原理，以便更好的做好数字时钟。3 .结论由震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED七段显示数码管设计了数字时钟电路，经过仿真得出较理想的结果，说明电路图及思路是正确的，可以实现所要求的基本功能：计时、显示精确到秒、时分秒校时。