电子数字时钟课程设计报告(数电).doc

《电子数字时钟课程设计报告(数电).doc》由会员分享，可在线阅读，更多相关《电子数字时钟课程设计报告(数电).doc（8页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字时钟设计报告信息科学技术学院自动化三班学号：姓名：尹璐指导教师：田园数字时钟的设计一. 设计目的钟表的数字化给人们生产生活带来了极大的方便，数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑

2、电路与时序电路的原理与使用方法。二设计指标 1. 时间以24小时为一个周期；2. 显示时、分、秒；3. 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；4. 具备整点报时功能，在59分51秒、53秒、55秒、57秒输出750Hz音频信号，在59分59秒是输出1000Hz信号，音响持续1秒。三. 功能原理1. 数字钟的基本原理 数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点报时电路等组成。工作原理为时钟源用以产生稳定的脉冲信号，作为数字种的时间基准，震荡频率为1HZ，为标准秒脉冲。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60

3、秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现24小时的累计。LED数码管将“时、分、秒”计数器的输出状态显示。校时电路是来对“时、分、秒”显示数字进行校对调整。2. 原理框图时计数器分计数器秒计数器校时电路译码器译码器译码器分频器4Mhz产生器秒LED数码管时LED数码管分LED数码管四. 功能模块1. 振荡电路在实验发现用晶体振荡电路不能产生4Mhz，所以我们选择了用信号发生器代替晶体振荡电路来产生4Mhz的脉冲。2分频电路首先利用两个

4、D触发器同时实现二分频，将4M变为1M，然后利用六个74HS90的全部实现十分频功能，就把1Mhz信号变成1hz的信号，作为秒脉冲3. 秒计数电路秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器74LS90设计10进制计数器显示秒的个位 。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS90和与门设计6进制计数器显示秒的十位 ，当十位计数器由0增加到5时利用与门产生一个高电平接到清零端，同时产生一个脉冲给分的个位。 60进制-秒计数电路4.

5、分计数电路同秒计数器，他们同为六十进制计数器，不再赘述。5.时计数电路来自分计数电路的进位脉冲使时的个位加，个位计数器由0增加到9是产生进位，连在十位计数器脉冲输入端CP，当第24个时信号脉冲到达时,U12计数器的状态为“0100”，U13计数器的状态为“0010”，此时时个位计数器和十位计数器的输出都为1，把他们分别送到清零端R0（0）和R0（1）,通过74LS90内部的与非后清零，计数器复零，完成24进制。24进制-时计数电路6.显示电路利用74LS48驱动器来配合使用七段译码驱动器。这里的LED数码管是采用共阴的方法连接的。 7. 校时电路数字钟应具有秒校正，分校正和时校正功能，因此，应

6、截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。这里利用轻触开关来实现校时功能，轻触开关的一端接高电平，另一端接时或分的个位74LS90的CP，当按下轻触开关时，时或分的个位就会加1，这样就能实现校时功能。8.报时电路将分计时电路U15的5（0101B）和U14的9（1001B），送入4输入与非门U25；将秒计时电路U10的5（0101B）和U9的奇数判别位（末位）和取9（1001B）时的首位的非，送入4输入与非门U24（用来区别51、53、55、57响750Hz，59响1000Hz）；将秒计时电路U10的5（0101B）和U9的 9（1001B）送入

7、4与非门U28。将U25和U24以及产生750Hz的时钟信号经3输入与非门U26驱动喇叭LS1；同理将U25和U28以及1000Hz的时钟信号经3输入与非门U29驱动喇叭LS1：LS1另一端接地。这样即可达到在59分51秒、53秒、55秒、57秒输出750Hz音频信号，在59分59秒是输出1000Hz信号的效果。五. 系统电路总图将设计的各个单元电路进行级联，得到数字电子钟系统电路原理图见附录1。六经验体会通过这次对数字电子钟的设计作，是我收获颇多。让我了解了电路设计的基本步骤，也是我明白了关于数字钟的原理与设计理念。要设计一个电路先进行软件模拟仿真再进行实际的电路制作是很必要的，但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。通过这次学习，让我对各种芯片都有了大概的了解，对于这些电路还是应该自己动手实际操作才会有深刻理解。本次仿真数字时钟设计实验很有成效。