计算机组成原理期末试卷及答案16套(共36页).doc

《计算机组成原理期末试卷及答案16套(共36页).doc》由会员分享，可在线阅读，更多相关《计算机组成原理期末试卷及答案16套(共36页).doc（36页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上 本科生期末试卷 一 一 选择题 (每小题1分，共10分)1 计算机系统中的存贮器系统是指_。A RAM存贮器B ROM存贮器C 主存贮器D cache、主存贮器和外存贮器2 某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为_。A +（1 2-32） B +（1 2-31） C 2-32 D 2-313 算术 / 逻辑运算单元74181ALU可完成_。A 16种算术运算功能B 16种逻辑运算功能C 16种算术运算功能和16种逻辑运算功能D 4位乘法运算和除法运算功能4 存储单元是指_。A 存放一个二进制信息位的存贮元B 存放一个机器字的

2、所有存贮元集合C 存放一个字节的所有存贮元集合D 存放两个字节的所有存贮元集合；5 相联存贮器是按_进行寻址的存贮器。A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与堆栈方式6 变址寻址方式中，操作数的有效地址等于_。A 基值寄存器内容加上形式地址（位移量）B 堆栈指示器内容加上形式地址（位移量）C 变址寄存器内容加上形式地址（位移量）D 程序记数器内容加上形式地址（位移量）7 以下叙述中正确描述的句子是：_。A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作B 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操

3、作D 同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作8 计算机使用总线结构的主要优点是便于实现积木化，同时_。A 减少了信息传输量B 提高了信息传输的速度C 减少了信息传输线的条数D 加重了CPU的工作量9 带有处理器的设备一般称为_设备。A 智能化 B 交互式 C 远程通信 D 过程控制10.某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数 据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储 N 个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每 秒_次中断请求。AN / （NX + Y） B. N / （

4、X + Y）N C .min1 / X ,1 / Y D. max1 / X ,1 / Y 二 填空题（每小题3分，共15分）1存储并按顺序执行，这是型计算机的工作原理。2移码表示法主要用于表示数的阶码E，以利于比较两个的大小和 操作。3闪速存储器能提供高性能、低功耗、高可靠性及能力，为现有的体 系结构带来巨大变化，因此作为用于便携式电脑中。4微程序设计技术是利用方法设计的一门技术。具有规整性、可维护 性、C ._等一系列优点。5衡量总线性能的重要指标是，它定义为总线本身所能达到的最高。PCI 总线的带宽可达。三.（10分）设机器字长32位，定点表示，尾数31位，数符1位，问：（1） 定点原码

5、整数表示时，最大正数是多少？最小负数是多少？（2） 定点原码小数表示时，最大正数是多少？最小负数是多少？四（9分）设存储器容量为32字，字长64位，模块数m = 4，分别用顺序方式和交叉方式进行组织。存储周期T = 200ns,数据总线宽度为64位，总线周期 = 50ns .问顺序存储器和交叉存储器的带宽各是多少？五（9分）指令格式如下所示，OP为操作码字段，试分析指令格式特点。 31 26 22 18 17 16 15 0 OP源寄存器变址寄存器偏移量 六（9分）已知某机采用微程序控制方式，其控制存储器容量为51248（位），微程序在整个控制存储器中实现转移，可控制的条件共4个，微指令采用水

6、平型格式，后继微指令地址采用断定方式，如图所示： 微命令字段 判别测试字段 下地址字段 操作控制 顺序控制 （1） 微指令中的三个字段分别应多少位？（2） 画出对应这种微指令格式的微程序控制器逻辑框图。七（9分）画出PCI总线结构图，说明三种桥的功能。八（9分）某机用于生产过程中的温度数据采集， 每个采集器含有8位数据缓冲寄存器一个，比较器一个，能与给定范围比较，可发出“温度过低”或“温度过高”的信号，如图所示。主机采用外设单独编址，四个采集器公用一个设备码，共用一个接口，允许采用两种方式访问：（1） 定期巡回检测方式，主机可编程指定访问该设备中的某一采集器。（2） 中断方式，当采集温度比给定

7、范围过底或过高时能提出随机中断请求，主机应能判别是哪一个采集器请求，是温度过低或过高。 请拟定该接口中有哪些主要部件（不要求画出完整的连线图），并概略说明在两 种方式下的工作原理。 图九（10分）机动题十（10分）机动题 本科生期末试卷一答案 一 选择题 1. D 2. B 3. C 4. B 5. C 6. C 7. A、D 8. C 9. A 10. A二 填空题1. A.程序 B.地址 C.冯诺依曼2. A.浮点 B.指数 C.对阶3. A. 瞬时启动 B.存储器 C.固态盘4. A.软件 B.操作控制 C.灵活性5. A.总线带宽 B.传输速率 / S三 解：（1）定点原码整数表示：0

8、 111 111 111 111 111 111 111 111 111 1111 最大正数： 数值 = （231 1）101 111 111 111 111 111 111 111 111 111 1111 最小负数： 数值 = -（231 1）10 （2）定点原码小数表示： 最大正数值 = （1 2-31 ）10 最小负数值 = -（1 2-31 ）10四 解：信息总量： q = 64位 4 =256位 顺序存储器和交叉存储器读出4个字的时间分别是： t2 = m T = 4200ns =810 7 (s) t1 = T + (m 1) = 200 + 350 = 10 7 (s) 顺序存

9、储器带宽是： W1 = q / t2 = 32 107 （位/ S） 交叉存储器带宽是： W2 = q / t1 = 73 107 （位/ S）五 解：（1）操作码字段为6位，可指定 26 = 64种操作，即64条指令。 （2）单字长（32）二地址指令。 （3）一个操作数在源寄存器（共16个），另一个操作数在存储器中（由变址寄 存器内容 + 偏移量决定），所以是RS型指令。 （4）这种指令结构用于访问存储器。六 解：（1）假设判别测试字段中每一位为一个判别标志，那么由于有4个转移条件， 故该字段为4位（如采用字段译码只需3位），下地址字段为9位，因此控制存储器容量为512个单元，微命令字段是（

10、 48 4 - 9 ）= 35 位。（2）对应上述微指令格式的微程序控制器逻辑框图如如下：其中微地址寄存器对应下地址字段，P字段即为判别测试字段，控制字段即为微命令子段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器OP码，各状态条件以及判别测试字段所给的判别标志（某一位为1），转移逻辑输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。 图七 解：PCI总线结构框图如图所示： 图.PCI总线有三种桥，即HOST / PCI桥（简称HOST桥），PCI / PCI桥，PCI / LAGACY桥。在PCI总线体系结构中，桥起着重要作用：（1） 它连接两条总线，使总线间相互通信。（

11、2） 桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。（3） 利用桥可以实现总线间的猝发式传送。八 解：数据采集接口方案设计如图所示。 现结合两种工作方式说明上述部件的工作。（1） 定期巡检方式 主机定期以输出指令DOA、设备码；（或传送指令）送出控制字到A寄存器，其中用四位分别指定选中的缓冲寄存器（四个B寄存器分别与四个采集器相应）。然后，主机以输入指令DIA、设备码；（或传送指令）取走数据。（2） 中断方式 比较结果形成状态字A ，共8位，每二位表示一个采集器状态：00 正常 ，01 过低 ，10 过高。有

12、任一处不正常（A 中有一位以上为“1”）都将通过中断请求逻辑（内含请求触发器、屏蔽触发器）发出中断请求。中断响应后，服务程序以DIA、设备码；或传送指令）取走状态字。可判明有几处采集数据越限、是过高或过低，从而转入相应处理。 图九十本科生期末试卷 二 一 选择题（每小题1分，共10分）1 六七十年代，在美国的_州，出现了一个地名叫硅谷。该地主要工业是_它也是_的发源地。A 马萨诸塞 ，硅矿产地，通用计算机B 加利福尼亚，微电子工业，通用计算机C加利福尼亚，硅生产基地，小型计算机和微处理机D加利福尼亚，微电子工业，微处理机2 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是_。A 阶符与

13、数符相同为规格化数B 阶符与数符相异为规格化数C 数符与尾数小数点后第一位数字相异为规格化数D数符与尾数小数点后第一位数字相同为规格化数3 定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是_。A -215 +（215 -1） B -（215 1） +（215 1） C -（215 + 1） +215 D -215 +215 4 某SRAM芯片，存储容量为64K16位，该芯片的地址线和数据线数目为_。A 64，16 B 16，64 C 64，8 D 16，16 。5 交叉存贮器实质上是一种_存贮器，它能_执行_独立的读写操作。A 模块式，并行，多个 B 模块式串行，多个C

14、整体式，并行，一个 D 整体式，串行，多个6 用某个寄存器中操作数的寻址方式称为_寻址。A 直接 B 间接 C 寄存器直接 D 寄存器间接7 流水CPU 是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，一个 m段流水CPU_。A 具备同等水平的吞吐能力 B不具备同等水平的吞吐能力C 吞吐能力大于前者的吞吐能力 D吞吐能力小于前者的吞吐能力8 描述PCI总线中基本概念不正确的句子是_。A HOST 总线不仅连接主存，还可以连接多个CPUB PCI 总线体系中有三种桥，它们都是PCI 设备C 以桥连接实现的PCI总线结构不允许许多条总线并行工作D 桥的作用可使所有的存取都按C

15、PU 的需要出现在总线上9 计算机的外围设备是指_。A 输入/输出设备 B 外存储器C 远程通信设备 D 除了CPU 和内存以外的其它设备10 中断向量地址是：_。A 子程序入口地址 B 中断服务例行程序入口地址C中断服务例行程序入口地址的指示器 D 中断返回地址二. 填空题 （每题3分，共15分）1 为了运算器的A. _，采用了B. _进位，C. _乘除法和流水线等并行措施。2 相联存储器不按地址而是按A. _访问的存储器，在cache中用来存放B. _，在虚拟存储器中用来存放C. _。3 硬布线控制器的设计方法是：先画出A. _流程图，再利用B. _写出综合逻辑表达式，然后用C. _等器件

16、实现。4 磁表面存储器主要技术指标有，B. _，C. _，和数据传输率。5 DMA 控制器按其A. _结构，分为B. _型和C. _型两种。三 （9分）求证：X补+ Y 补 = X + Y 补 （mod 2）四 （9分）某计算机字长32位，有16个通用寄存器，主存容量为1M字，采用单字长二地址指令，共有64条指令，试采用四种寻址方式（寄存器、直接、变址、相对）设计指令格式。五 （9分）如图表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其中容量为8个存贮单元。问：（1） 当CPU 按虚拟地址1去访问主存时，主存的实地址码是多少？（2） 当CPU 按虚拟地址2去访问主存时，主存的

17、实地址码是多少？（3） 当CPU 按虚拟地址3去访问主存时，主存的实地址码是多少？ 页号该页在主存中的起始地址虚拟地址 页号 页内地址332576415530 42000 38000 96000 60000 40000 80000 50000 70000 1 2 3 15 0324 7 0128 48 0516 图六 （10分）假设某计算机的运算器框图如图所示，其中ALU为16位的加法器，SA 、SB为16位暂存器，4个通用寄存器由D触发器组成，Q端输出， 其读写控制如下表所示： 读控制 写控制 R0 RA0RA1选择 W WA0WA1选择 1 1 1 1 0 0 0 1 1 x 0 1 0

18、1 x R0 R1 R2 R3 不读出 1 1 1 1 0 0 0 1 1 x 0 1 0 1 xR0R1R2R3不写入 要求：（1）设计微指令格式。 （2）画出ADD，SUB两条指令微程序流程图。七 （9分）画出单机系统中采用的三种总线结构。八 （9分）试推导磁盘存贮器读写一块信息所需总时间的公式。图九 （10分）机动题十 （10分）机动题 本科生期末试卷二答案 一选择题1. D 2. C 3. A 4. D 5. A 6. C 7. A 8. C 9. D 10. C二 填空题1. A.高速性 B.先行 C.阵列。2. A.内容 B.行地址表 C.页表和段表。3. A.指令周期 B.布尔代

19、数 C.门电路、触发器或可编程逻辑。4. A.存储密度 B.存储容量 C.平均存取时间。5. A.组成结构 B.选择 C.多路。三 解：（1）x 0 , y 0 , 则x + y 0 X补+ Y 补 = x + y = X + Y 补 （mod 2） (2) x 0 , y 0 或x + y 0时，2+(x+y)2，进位2必丢失，又因(x+y)0,所以X补+ Y 补 =x+y= X + Y 补 （mod 2）当x+y0时，2+(x+y)2，又因(x+y)0,所以X补+ Y 补 =x+y= X + Y 补 （mod 2） （3）x 0 , 则x + y 0 或x + y 0 这种情况和第2种情况

20、一样，把x和y的位置对调即得证。 （4）x 0 , y 0 , 则x + y 0 因为 X补= 2 + x , Y 补 = 2 + y 所以X补+ Y 补 = 2 + x + 2 + y = 2 + （2 + x + y）上式第二部分一定是小于2大于1 的数，进位2必丢失，又因（x+y）ALUSB-ALUCLRP字段下址字段各字段意义如下：R 通用寄存器读命令W通用寄存器写命令.RA0RA1读R0R3的选择控制。WA0WA1写R0R3的选择控制。LDSA打入SA的控制信号。LDSB打入SB的控制信号。SB-ALU打开非反向三态门的控制信号。SB-ALU打开反向三态门的控制信号，并使加法器最低位

21、加1。CLR暂存器SB清零信号。 一段微程序结束，转入取机器指令的控制信号。（2）ADD、SUB两条指令的微程序流程图见图所示。七三种系统总线结构如图所示，从上到下为单总线，双总线，三总线： 图八解：设读写一块信息所需总时间为T，平均找到时间为Ts，平均等待时间为TL，读写一块信息的传输时间为Tm，则：T=TsTLTm。假设磁盘以每秒r转速率旋转，每条磁道容量为N个字，则数据传输率=rN个字/秒。又假设每块的字数为n，因而一旦读写头定位在该块始端，就能在Tm（n / rN）秒的时间中传输完毕。TL是磁盘旋转半周的时间，TL=（1/2r）秒，由此可得： T=Ts1/2rn/rN 秒 本科生期末试

22、卷 三 一 选择题（每小题1分，共10分）1 冯诺依曼机工作的基本方式的特点是_。A 多指令流单数据流B 按地址访问并顺序执行指令C 堆栈操作D 存贮器按内容选择地址2 在机器数_中，零的表示形式是唯一的。A 原码 B 补码 C 移码 D 反码3 在定点二进制运算器中，减法运算一般通过_来实现。A 原码运算的二进制减法器B 补码运算的二进制减法器C 原码运算的十进制加法器D 补码运算的二进制加法器4. 某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是_。 A 4MB B 2MB C 2M D 1M5 主存贮器和CPU之间增加cache的目的是_。A 解决CPU和主存之间的速

23、度匹配问题B 扩大主存贮器容量C 扩大CPU中通用寄存器的数量D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量6 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用_。A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式7 同步控制是_。A 只适用于CPU控制的方式B 只适用于外围设备控制的方式C 由统一时序信号控制的方式D 所有指令执行时间都相同的方式8描述 PCI 总线中基本概念不正确的句子是_。A. PCI 总线是一个与处理器无关的高速外围总线B. PCI总线的基本传输机制是猝发式传送 C. PCI 设备一定是主设备 D. 系统中只允

24、许有一条PCI总线9 CRT的分辨率为10241024像素，像素的颜色数为256，则刷新存储器的容量为_。A 512KB B 1MB C 256KB D 2MB 10为了便于实现多级中断，保存现场信息最有效的办法是采用_。 A 通用寄存器 B 堆栈 C 存储器 D 外存二 填空题（每小题3分，共15分）1 数的真值变成机器码可采用A. _表示法，B. _表示法，表示法，移 码表示法。2 形成指令地址的方式，称为方式，有B. _寻址和C. _寻址。3. CPU从A. _取出一条指令并执行这条指令的时间和称为B. _。由于各种指 令的操作功能不同，各种指令的指令周期是C. _。4. 微型机的标准总

25、线从16位的A. _总线，发展到32位的B. _总线和C. _总线，又进一步发展到64位的PCI总线。5VESA标准是一个可扩展的标准，它除兼容传统的A. _等显示方式外，还支持B. _像素光栅，每像素点C. _颜色深度。三.（9分）已知 x = - ，y = +， 求 x 补 ， -x 补 ， y 补 ， -y 补 ，x + y = ？ ，x y = ？四.（9分）假设机器字长16位，主存容量为128K字节，指令字长度为16位或32位，共有128条指令，设计计算机指令格式，要求有直接、立即数、相对、基值、间接、变址六种寻址方式。五.（9分）某机字长32位，常规设计的存储空间32M ，若将存储

26、空间扩至256M，请提出一种可能方案。六. (10分)图所示的处理机逻辑框图中，有两条独立的总线和两个独立的存贮器。已知指令存贮器IM最大容量为16384字（字长18位），数据存贮器DM最大容量是65536字（字长16位）。各寄存器均有“打入”（Rin）和“送出”（Rout）控制命令，但图中未标出。 图设处理机指令格式为： 17 10 9 0 OP X加法指令可写为“ADD X（R1）”。其功能是（AC0） + （Ri） + X）AC1，其中（Ri）+ X）部分通过寻址方式指向数据存贮器，现取Ri为R1。试画出ADD指令从取指令开始到执行结束的操作序列图，写明基本操作步骤和相应的微操作控制信号

27、。七. （9分）总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，请画出 读数据的时序图来说明。八.（9分）图是从实时角度观察到的中断嵌套。试问，这个中断系统可以实行几重 中断？并分析图的中断过程。 图九. （10分）机动题十. （10分）机动题 本科生期末试卷三答案 一 选择题 1 B 2 B,C 3 D 4 C 5 A 6 C 7 C 8 C, D 9 B 10 B二 填空题1. A.原码 B.补码 C.反码 2. A.指令寻址 B.顺序 C.跳跃 3. A.存储器 B.指令周期 C.不相同的 4. 5. 1024 C.24位 三解： x 原 = x 补 = 所以 ： -x 补

28、= y 原 = y 补 = 所以 ： -y 补 = x 补 x 补 + y 补 + -y 补 x + y 补 x - y 补 所以： x + y = + 因为符号位相异，结果发生溢出四解：由已知条件，机器字长16位，主存容量128KB / 16= 64K字，因此MAR = 16位，共128条指令，故OP字段占7位。采用单字长和双字长两种指令格式，其中单字长指令用于算术逻辑和I / O类指令，双字长用于访问主存的指令。OP R1 R2 15 9 5 4 3 2 1 0 15 9 8 6 5 3 2 0OP X R2 D 寻址方式由寻址模式X定义如下： X = 000 直接寻址 E = D（64K

29、） X = 001 立即数 D = 操作数 X = 010 相对寻址 E = PC + D PC = 16位 X = 011 基值寻址 E = Rb + D ，Rb =16 位 X = 100 间接寻址 E = （D）X = 101 变址寻址 E = RX + D ，RX = 10位五解：可采用多体交叉存取方案，即将主存分成8个相互独立、容量相同的模块M0，M1，M2，M7，每个模块32M32位。它各自具备一套地址寄存器、数据缓冲寄存器，各自以同等的方式与CPU传递信息，其组成结构如图： 图CPU访问8个存贮模块，可采用两种方式：一种是在一个存取周期内，同时访问8个存贮模块，由存贮器控制器控制

30、它们分时使用总线进行信息传递。另一种方式是：在存取周期内分时访问每个体，即经过1 / 8存取周期就访问一个模块。这样，对每个模块而言，从CPU给出访存操作命令直到读出信息，仍然是一个存取周期时间。而对CPU来说，它可以在一个存取周期内连续访问8个存贮体，各体的读写过程将重叠进行。六解：加法指令“ADD X（Ri）”是一条隐含指令，其中一个操作数来自AC0，另一个操作数在数据存贮器中，地址由通用寄存器的内容（Ri）加上指令格式中的X量值决定，可认为这是一种变址寻址。因此，指令周期的操作流程图如图，相应的微操作控制信号列在框图外。 图七解：分五个阶段：请求总线，总线仲裁，寻址（目的地址），信息传送

31、，状态返回（错误报告），如图所示： 图八解：该中断系统可以实行5重中断，中断优先级的顺序是，优先权1最高，主程序运行于最低优先权（优先权为6）。 图中出现了4重中断。中断过程如下：主程序运行到T1时刻，响应优先权4的中断源的中断请求并进行中断服务；到T3时刻，优先权4的中断服务还未结束，但又出现了优先权3的中断源的中断请求；暂停优先权4的中断服务，而响应优先权3的中断。到T4时刻，又被优先权2的中断源所中断，直到T6时刻，返回优先权3的服务程序，到T7时刻，又被优先权1的中断源所中断，到T8时刻，优先权1的中断服务完毕，返回优先权3的服务程序，直到T10优先权3的中断服务结束，返回优先权4的服

32、务程序，优先权4的服务程序到T11结束，最后返回主程序。图中，优先权3的服务程序被中断2次。而优先权5的中断未产生。九十 本科生期末试卷 四 一 选择题（每小题1分，共 10分） 1. 现代计算机内部一般采用二进制形式，我国历史上的_即反映了二值逻辑的思想，它最早记载在_上，距今已有约_千年。A. 八卦图、论衡、二B. 算筹、周脾算经、二C. 算筹、九章算术、一D.八卦图、周易、三2. 8位定点字长的字，采用2的补码表示时，一个字所能表示的整数范围是_。 A .128 +127 B. 127 +127 C. 129 +128 +1283.下面浮点运算器的描述中正确的句子是：_。 A. 浮点运算

33、器可用阶码部件和尾数部件实现 B. 阶码部件可实现加、减、乘、除四种运算 C. 阶码部件只进行阶码相加、相减和比较操作 D. 尾数部件只进行乘法和减法运算4. 某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是_ A. 64K B. 32K C. 64KB D. 32 KB 5. 双端口存储器在_情况下会发生读/写冲突。 A. 左端口与右端口的地址码不同 B. 左端口与右端口的地址码相同 C. 左端口与右端口的数据码不同 D. 左端口与右端口的数据码相同6. 寄存器间接寻址方式中，操作数处在_。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈7. 微程序控制器中，机器指令与微指令的关系是_。 A. 每一条机器指令由一条微指令来执行