《计算机结构与逻辑设计》课件-(7)资料.ppt

《《计算机结构与逻辑设计》课件-(7)资料.ppt》由会员分享，可在线阅读，更多相关《《计算机结构与逻辑设计》课件-(7)资料.ppt（68页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机结构与逻辑设计计算机结构与逻辑设计课件课件-(7)-(7)资料资料第三章第三章 时序逻辑电路时序逻辑电路 l触发器触发器l同步时序逻辑电路的分析与描述同步时序逻辑电路的分析与描述由触发器和门电路构成的时序逻辑电路由触发器和门电路构成的时序逻辑电路l常用中规模集成时序逻辑电路常用中规模集成时序逻辑电路寄存器寄存器计数器计数器3.4常用时序逻辑电路模块常用时序逻辑电路模块计数器计数器（Counter）寄存器寄存器（Register）数据寄存器数据寄存器（DataRegister）移位寄存器移位寄存器（ShiftRegister）集成单向移位寄存器集成单向移位寄存器74195集成双向移位寄存器

2、集成双向移位寄存器74194移位寄存器的应用移位寄存器的应用数据寄存器数据寄存器接收数据时各位同时输入接收数据时各位同时输入触发器输出端并行输出数据触发器输出端并行输出数据并行输入、并行输出方式并行输入、并行输出方式波形图波形图移位寄存器（移位寄存器（ShiftRegister）存储代码存储代码移位移位寄存器里存储的代码能在移位脉冲的作用下依次左移或右移寄存器里存储的代码能在移位脉冲的作用下依次左移或右移1、算术运算、算术运算2、并、并/串转换与串串转换与串/并转换并转换3、构成移位型计数器、构成移位型计数器1DC1FF3Q31DC1FF2Q21DC1FF1Q11DC1FF0Q0XCP状态方程

3、：状态方程：CPQ1Q2Q3Q0X10101100011011100110111移位寄存器的基本电路形式移位寄存器的基本电路形式11101CPQ1Q2Q3Q0X101011010011101101001111010110D3串行输入端串行输入端Q0串行输出端串行输出端1.集成移位寄存器集成移位寄存器移位寄存器移位寄存器74195逻辑图逻辑图&111功能表功能表9个输入端个输入端5个输出端个输出端D1、D2、D3、D4是并行数据输入端是并行数据输入端CP是时钟输入端是时钟输入端J，K是数据串行输入端是数据串行输入端其余是控制输入端其余是控制输入端异步清除异步清除CR=0CR=1SH/LD=0SH

4、/LD=1同步置数同步置数同步右移同步右移功能表功能表逻辑符号（国标）逻辑符号（国标）限定符限定符4个触发器个触发器动态符号动态符号关联符关联符清除清除方式控制方式控制SRG4SH/LDM01CPC2/1CRRJD1KD2D3D41,2J1,2K0,2DLQ1Q2Q3Q4Q474195逻辑符号（简化）逻辑符号（简化）SH/LD74195CPCRJD1KQ1Q2Q3Q4Q4SH/LDCRD2D3D4JK并行数据输入端并行数据输入端时钟输入端时钟输入端数据串行输入端数据串行输入端输出端输出端控制端控制端双向移位寄存器双向移位寄存器74194逻辑图逻辑图&功能表功能表保持保持右移右移左移左移0 0M

5、1 M00 11 01 1置数置数逻辑符号逻辑符号SRG4M03CPC4CRRM0D2D31,4DQ1Q2Q3Q4M1011/2DSRD1D4DSL3,4D3,4D3,4D3,4D2,4DCPCRM0D2D3Q1Q2Q3Q4M1DSRD174194DSLCRD4M1M0为为1右移，为右移，为2左移左移M1M0为为3时并行置数时并行置数2.移位寄存器的应用移位寄存器的应用算术运算算术运算并并/串转换与串串转换与串/并转换并转换构成移位型计数器构成移位型计数器构成顺序存取存储器构成顺序存取存储器算术运算算术运算数据左移数据左移1位位2运算运算小数点右移小数点右移1位位数据右移数据右移1位位（串入信

6、号为（串入信号为0）小数点左移小数点左移1位位2运算运算Q2Q1Q00.Q2Q1Q0.Q222+Q121+Q020Q223+Q122+Q021左移左移1位位20Q2Q1.Q0Q2Q1Q0.Q222+Q121+Q020Q221+Q120+Q02-1右移右移1位位 2并并/串转换与串串转换与串/并转换并转换FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串出并入并出并入并出串串/并转换并转换并并/串转换串转换构成移位型计数器构成移位型计数器将移位寄存器的各触发器的状态反馈到其串行输入端，将移位寄存器的各触发器的状态反馈到其串行输入端，则移

7、位寄存器常常不需要外信号输入就能（在时钟驱动下）则移位寄存器常常不需要外信号输入就能（在时钟驱动下）自动运行，构成一种移位型计数器。自动运行，构成一种移位型计数器。环形计数器环形计数器将串出信号直接反馈到串入端将串出信号直接反馈到串入端扭环计数器扭环计数器将串出信号取反后再反馈到串入端将串出信号取反后再反馈到串入端分频器分频器将串出信号通过门网络后反馈到串入端将串出信号通过门网络后反馈到串入端Q4SRG4M 01C2/1R(74195)1,2 J1,2 K0,2 DL输输出出VccCPQ1Q2Q3Q44 4位环形计数器位环形计数器电路图电路图1000010000100001主计数循环状态图主计

8、数循环状态图波形图波形图10000100001000011000Q1Q2Q3Q4CPQ3Q4Q2Q1将移位寄存器的串出信号直接反馈到串入端将移位寄存器的串出信号直接反馈到串入端0011110010010110011111011011111000001111101001014位环形计数器的非使用状态循环位环形计数器的非使用状态循环1000010000100001110001100011100101011010111001111011110100001111Q1n1Q3nQ4nQ1nQ2n0 00 11 11 00 00 11 11 00001=Q4nQ3nQ4nQ1nQ2n0 00 11 11

9、00 00 11 11 00001Q1n1=Q1n Q2n Q3n000101000010000100001110001100011100101011010111001111011110100001111SRG4M 01C2/1R(74195)1,2 J1,2 K0,2 DLVccCPQ1Q2Q3Q4Q41011101011101111110011011000000101000010000010010011011001110101具有自启动能力的具有自启动能力的4位环形计数器电路图位环形计数器电路图状态图状态图Q1Q2Q3&SRG4M 01C2/1R(74195)1,2 J1,2 K0,2 D

10、LVccCPQ1Q2Q3Q4Q44 4位扭环计数器位扭环计数器00001000110011100001011100111111Q1Q2Q3Q401010010100101001011011011011010将移位寄存器的串出信号取反后反馈到串入端将移位寄存器的串出信号取反后反馈到串入端无效循环无效循环主循环主循环0000100011001110000101110011111101010010100101001011011011011010SRG4M 01C2/1R(74195)1,2 J1,2 K0,2 DLVccCPQ1Q2Q3Q4Q41&1SRG4M 01C2/1R(74195)1,2 J

11、1,2 K0,2 DLVccCP&Q3Q4Q1Q2Q3Q400001000110011100111111100010011Q3Q4Q2Q1CP七分频器七分频器将两个相邻的输出通过与非门或或非门后反馈到串入端将两个相邻的输出通过与非门或或非门后反馈到串入端构成顺序存取存储器构成顺序存取存储器（N+1）字字（M+1）位位写入写入D0&10B0001B01B0N&11B1011B11B1N&10BM011BM1BMND2D1读出读出数数据据输输入入数数据据输输出出74195CPJD1KQ1Q2Q3Q4Q4SH/LDCRD2D3D474195JD1KQ1Q2Q3Q4Q4SH/LDCRD2D3D4串入串

12、入SH/LD串出串出CR3.集成移位寄存器的级联集成移位寄存器的级联计数器计数器同步式同步式异步式异步式触发器翻转触发器翻转加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器数字增减数字增减数字编码方式数字编码方式二进制计数器二进制计数器二二-十进制计数器十进制计数器循环码计数器循环码计数器状态循环状态循环同步二进制码模同步二进制码模8递增计数器递增计数器计数器计数器（Counter）常用集成计数器常用集成计数器74161，74190，74193计数器的应用计数器的应用异步计数器异步计数器计数器的级联使用计数器的级联使用1.1.常用集成计数器常用集成计数器集成计数器集成计数器7416

13、1&R1K1J C11&D0Q0&R1K1J C11&D1Q1&R1K1J C11&D2Q2&R1K1J C11&D3Q3&EN CI1CR1CP1LDCO 保保 持持 保保 持持递增计数递增计数功能图功能图执行递增计数的条件：执行递增计数的条件：CR=LD=CI=EN=1CR=0CR=1异步清除异步清除同步置数同步置数递增计数递增计数保持保持LD=0LD=1ENCI1ENCI0集成计数器集成计数器74161逻辑符号逻辑符号逻辑简图逻辑简图时钟信号时钟信号CP输出端输出端并行数据输入端并行数据输入端进位输入端进位输入端控制信号控制信号CPCRLDENCIQ0Q1Q2Q3CO计数器计数器7416

14、1的基本状态循环的基本状态循环0000000100100011010001010110011110001001101010111100110111101111Q3Q2Q1Q0 集成同步计数器的级联使用集成同步计数器的级联使用 集成计数器集成计数器74190同步模同步模10可逆计数器（可逆计数器（BCD码计数器）码计数器）异步置数、无清零端（靠置数端实现清零）异步置数、无清零端（靠置数端实现清零）递增计数递增计数递减计数递减计数保保 持持LD=0LD=1EN=0M1M0异步置数异步置数递增计数递增计数保持保持递减计数递减计数EN=1递增计数递增计数保保 持持递减计数递减计数集成加、减计数器集成加

15、、减计数器74193CR=1CR=0LD=0LD=1异步清除异步清除异步置数异步置数保持保持CPD=1CPU=1CPU=CPD=1递增计数递增计数CPU递减计数递减计数CPD2.计数器的级联使用计数器的级联使用同步计数器的普通级联电路同步计数器的普通级联电路 74161741617416174161&Q0Q1Q2Q3CI1CO1&Q0Q1Q2Q3CI2CO2&Q0Q1Q2Q3CO3&Q0Q1Q2Q3CO4CI3CI4 Q3Q2Q1Q0 1111CO1=1CO2=1CO3=1CO4=1CI2=1CI3=1CI4=11110(0)1111(0)1111(0)1111(0)同步计数器的高速级联电路同

16、步计数器的高速级联电路 741617416174161741611110 (0)1111 (1)1111 (1)1111 (1)CO1=EN=111114个计数器都具备了回到个计数器都具备了回到0状态状态&Q0Q1Q2Q3CI1CO1&Q0Q1Q2Q3CI2CO2&Q0Q1Q2Q3CO3&Q0Q1Q2Q3CO4CI3CI411EN=1ENENEN3.计数器的应用计数器的应用 主要用来计数时钟脉冲的个数主要用来计数时钟脉冲的个数 也常用来确定顺序执行的指令的地址和确定某一程序也常用来确定顺序执行的指令的地址和确定某一程序迭代运算的次数迭代运算的次数。用集成计数器构成任意模计数器的构成方法用集成计

17、数器构成任意模计数器的构成方法假定集成计数器的模为假定集成计数器的模为N，需要得到模为需要得到模为M的计数器的计数器MNMN整体清整体清0或整体置数或整体置数先将两片先将两片N模计数器按常规级联方法构成模为模计数器按常规级联方法构成模为N2的计数器的计数器再用反馈清再用反馈清0、反馈置数等方法构成模、反馈置数等方法构成模M的计数器的计数器例：用两片例：用两片74161构成模构成模35计数器计数器&1&4.异步计数器异步计数器各个触发器的时钟不是统一的，有些触发器的时钟是其它触发器各个触发器的时钟不是统一的，有些触发器的时钟是其它触发器输出，甚至是某些触发器以及其它信号通过门网络的输出输出，甚至

18、是某些触发器以及其它信号通过门网络的输出D1C1Q0CPD1C1Q1D1C1Q2D1C1Q3CPQ0Q1Q2Q3Q0Q1Q2CP1CP2CP3123456789 10 11 12 13 14 15 16Q0Q1Q2Q3集成计数器的异步级联集成计数器的异步级联同同步步异异步步并并行行进进位位串串行行进进位位13.5含中规模集成电路的时序逻辑电路分析含中规模集成电路的时序逻辑电路分析计数器、寄存器计数器、寄存器存储单元存储单元译码器、数据选择器译码器、数据选择器组合逻辑电路组合逻辑电路（1）作出与计数器、移位寄存器等模块的状态）作出与计数器、移位寄存器等模块的状态 有关的组合逻辑电路真值表；有关的

19、组合逻辑电路真值表；（2）作出计数器、移位寄存器等模块本身的状态图；）作出计数器、移位寄存器等模块本身的状态图；（3）将对应的组合输出填到状态图上构成完整）将对应的组合输出填到状态图上构成完整的状态图。的状态图。分析方法和步骤分析方法和步骤l1）弄清每个中规模集成电路的逻辑功能和附加）弄清每个中规模集成电路的逻辑功能和附加控制端的作用和用法控制端的作用和用法l2）根据功能表和电路的具体连接情况，确定每）根据功能表和电路的具体连接情况，确定每个集成电路所处的工作方式，进而找出电路状个集成电路所处的工作方式，进而找出电路状态的转换和相应的输出态的转换和相应的输出l3）分析各芯片输入与输出间的关系，确定整个）分析各芯片输入与输出间的关系，确定整个电路的逻辑功能。电路的逻辑功能。例：分析下图所示电路图，画出其状态图例：分析下图所示电路图，画出其状态图CPDSRD0Q0Q1Q2Q3SH/LDCRD1D2D3VCCD0D1D2D3EN1EN2D0D1D2D31YZA0A112Y结束语结束语谢谢大家聆听！谢谢大家聆听！68