多功能数字钟电路地设计与制作.pdf
《多功能数字钟电路地设计与制作.pdf》由会员分享,可在线阅读,更多相关《多功能数字钟电路地设计与制作.pdf(9页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、word 1/9 多功能数字钟电路的设计与制作一、设计任务与要求设计和制作一个多功能数字钟,要求能准确计时并以数字形式显示时、分、秒的时间,能校正时间,准点报时。二、方案设计与论证1数字钟设计原理数字电子钟一般由振荡器、译码器、显示器等几局部电路组成,这些电路都是数字电路中应用最广的根本电路。振荡器产生的1Hz 的方波,作为秒信号。秒信号送入计数器进展计数,并把累计的结果以“时、“分、“秒的数字显示出来。“秒的计数、显示由两级计数器和译码器组成的六十进制计数电路实现;“分的计数、显示电路与“秒的一样;“时的计数、显示由两级计数器和译码器组成的二十四进制计数电路实现。所有计时结果由七段数码管显示
2、器显示。用4 个与非门构成调时电路,通过改变方波的频率,进展调时。最后用与非门和发光二极管构成整点显示局部。2总体结构框图如下:图 14 总体框图word 2/9 三、单元电路设计与参数计算1脉冲产生电路图15 晶振振荡器原理图图16 555定时器脉冲产生电路原理图振荡器可由晶振组成(如图 15),也可以由 555 定时器组成。图16 是由 555 定时器构成的 1HZ 的自激振荡器,其原理是:第一暂态 2、6 端电位为Vcc31,如此输出为高电平,三极管不导通,电容C 充电,此时 2、6 端电位上升。当上升至大于Vcc32时,输出为低电平,三极管导通,电容C 放电,此时2、6 端电位下降,下
3、降至Vcc31时,输出高电平,以此循环。根据公式CRRf)2(43.121得,此时频率为。图 17 555定时器波形关系图18 555定时器产生 1Hz 方波原理图555_VIRTUALTimerGNDDISOUTRSTVCCTHRCONTRI28.86kR157.72kR2100Rl10FC10FCf12VVsvCVCC2 3 VCC1 3 O vOO tPLtPHt t G11 G21 C1RC2RvO文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9
4、Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O
5、5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4
6、Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10
7、P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R
8、5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4
9、D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A
10、10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3word 3/9 2时间计数电路U174LS161DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10LOAD9CLR1CLK2图 19 74LS161 引脚图74LS161功能表INPUTS OUTPUT 功能CLEAR LOAD CK ENABLE QA QB QC QD RIPLE CARRY P T H H 上升H H-计数H L X X ABCD-数据置位L X X X X L L L L-去除H X X X H
11、H H H H-来自脉冲产生电路的信号先后经过一个十进制计数器和六进制计数器,分别得到“秒个位、十位后,用六进制计数器得信号再经过一个十进制计数器和六进制计数器得到“分个位、十位以与“时个位、十位的计时。用第二个六进制计数器得信号得到“时个位、十位。U274LS161DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10LOAD9CLR1CLK2U4NAND2U774LS161DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10LOAD9CLR1CLK2U8NAND2VCC5V图 20 六十进制计数器原理图图 20 是十进制和六进制计时器原理图
12、。1Hz 的方波信号作为脉冲信号进入74LS161 可预置四位二进制计数器(异步去除)的 1 引脚,当输出为1010即 11,13 引脚都为高电平时,由于清零端低电平有效,所以两信号经过与非门取反,作为六进制计时器的脉冲信号和进入十进制计时器清零端,分别使六进制计时器计数和使十进制计时器清零。同理,当六进制输出为0110即 11,12 引脚都为高电平时,经过与非门取反,作为下一级文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5
13、B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y
14、3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P
15、9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5
16、O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D
17、4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A1
18、0P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2
19、R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3word 4/9 计时器的脉冲信号和进入六进制计时器清零端,分别使下一级计时器计数和使六进制计时器清零。各计数器输出接4511七段译码器的输入端。U1974LS161DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10LOAD9CLR1CLK2U20NAND2U2374LS161DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10LOAD9CLR1CLK2VCC5VU24NAND2U25NAND2D1U26NAND2图 21
20、二十四进制计数器原理图图 21 是二十四进制计时器原理图。上一级信号作为脉冲信号进入个位74 联赛 161 可预置四位二进制计数器(异步去除)的 1 引脚。当个位计时器输出为1010,或十位计时器输出 0010,同时个位计时器输出为0100 时,个位计时器清零。可列出以下逻辑表达式:12*1313*11BABB,化简为12*13*13*11BABB,经过四个与非门进入个位的清零端。同理十位计时器输出0010,同时个位计时器输出为0100,即 U19 的 12 引脚,U23 的 13 引脚都为高电平时,由于清零端低电平有效,所以两信号经过与非门取反,进入十位计时器清零端清零。各计数器输出接451
21、1 七段译码的输入端。D1 起隔离的作用,否如此有信号对U23 有干扰。3显示局部电路如图 23 所示,译码显示电路选用4511芯片直接驱动共阳极的七段数码管。六个 4511芯片集成电路构成数字钟的七段数码显示管显示译码/驱动器。4511 七段显示译码器输出高电平有效,将8421BCD 码译成七段(a、b、c、d、e、f、g)输出,用以直接驱动 LED 七段数码显示对应的十进制数。4511 输入接计数器的四个输出端(除进位输出)。译码驱动电路将计数器输出的BCD 码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2
22、 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文
23、档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q
24、8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5
25、B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y3文档编码:CS7A10P9Q8P8 HJ7K2R5O5B2 ZS4N1P4D4Y
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 多功能 数字 电路 设计 制作
限制150内