最新微机 第5章存储器(09)ppt课件.ppt

《最新微机 第5章存储器(09)ppt课件.ppt》由会员分享，可在线阅读，更多相关《最新微机 第5章存储器(09)ppt课件.ppt（87页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、微机微机 第第5 5章存储器章存储器(201009)(201009)第第 5 5章章 存储器原理与接口存储器原理与接口 微型计算机原理主讲：李朝纯 5.3.2 主存储器的基本组成主存储器的基本组成 图图5.4 5.4 六管静态存储单元电路六管静态存储单元电路 图图5.5 5.5 单管动态存储单元单管动态存储单元微型计算机原理主讲：李朝纯 基本组成基本组成微型计算机原理主讲：李朝纯 1.存储体（存储矩阵）存储体（存储矩阵）P137 图图5.65.6 一个基本单元电路只能存放一位二进制信息一个基本单元电路只能存放一位二进制信息,为保存大量信息为保存大量信息,存储器中需要将许多基本单元电路按一定的顺

2、序排列成阵列存储器中需要将许多基本单元电路按一定的顺序排列成阵列 形式形式,这样的这列称为存储矩阵这样的这列称为存储矩阵.排列方式排列方式:字结构和位结构字结构和位结构01127字结构字结构D7 D6 D010221023123位结构位结构微型计算机原理主讲：李朝纯 2.外围电路外围电路 *地址译码器（驱动器）地址译码器（驱动器）译码器对译码器对n位地址进行译码，形成位地址进行译码，形成2n个地址选择信号。个地址选择信号。0,00,763，063，7X地地址址译译码码器器A0A5X0X63三态双向缓冲存储器三态双向缓冲存储器D0 D7R/WCE微型计算机原理主讲：李朝纯 *I/O电路：处于数据

3、总线和被选单元之间，用以控制被选的电路：处于数据总线和被选单元之间，用以控制被选的 单元单元读出读出/写入，且具有放大作用。写入，且具有放大作用。微型计算机原理主讲：李朝纯 *存储器存储器R/W控制线路控制线路 控制器接收到控制器接收到CPU送来的读送来的读/写（写（R/W）控制信号控制信号 产生存储器内部的控制信号，将译码选中的地址产生存储器内部的控制信号，将译码选中的地址 单元中的信息从存储体读出或将来自单元中的信息从存储体读出或将来自CPU的信息的信息 写入存储体。写入存储体。*片选控制端片选控制端CS 一般由地址一般由地址译码信号和控制信号译码信号和控制信号M/IO 形成形成 *数据寄

4、存器数据寄存器 三态双向缓冲器三态双向缓冲器,寄存寄存CPU送来的送来的m位数据（或取位数据（或取 出的出的m位数据）位数据）微型计算机原理主讲：李朝纯 3.地址译码方式地址译码方式 *字结构：字结构：n位地址进行全译码，形成位地址进行全译码，形成2n个输出，选择个输出，选择2n个个字字 *复合复合译码结构译码结构A5 A6 A7 A8 A92114芯片芯片 1K4位位微型计算机原理主讲：李朝纯12114芯片芯片 1K4位位微型计算机原理主讲：李朝纯 5.4 8086系统的系统的存储器组织存储器组织 5.4.1 8086CPU的的存储器接口存储器接口 1.不同模式下不同模式下CPU的的存储器接

5、口存储器接口 最下系统：由最下系统：由80868086直接提供各种控制信号直接提供各种控制信号 最大系统：最大系统中增设了一个总线控制器最大系统：最大系统中增设了一个总线控制器82888288 和总线仲裁器和总线仲裁器82898289，各种控制信号由状，各种控制信号由状 态信息经态信息经82888288译码后产生。译码后产生。*8086CPU有有20位地址线位地址线，可寻址可寻址1MB空间空间，以字节，以字节 编址，地址范围为编址，地址范围为00000HFFFFFH。*80868086系统的系统的1 1MB存储存储空间空间0000000000H H003FFH共共1024个个 字节用于存放字节

6、用于存放256个中断矢量；个中断矢量；FFFF0H FFFFFH 共共16个字节用于存放个字节用于存放启动程序。启动程序。微型计算机原理主讲：李朝纯 *为了有效使用地址空间，一个字可以存储在以奇地址开始为了有效使用地址空间，一个字可以存储在以奇地址开始 或偶地址开始的连续的两个字节单元中或偶地址开始的连续的两个字节单元中，一般以偶地址作为一般以偶地址作为 字地址。字地址。8086 18086 1MB存储空间分成两个存储空间分成两个512KB的存储体的存储体 （偶地址库和奇地址库偶地址库和奇地址库），），由由A0=0选择选择偶地址库即低地址库。偶地址库即低地址库。80868088微型计算机原理主

7、讲：李朝纯 2.接口设计中的一些问题接口设计中的一些问题 CPU的负载能力的负载能力 CPU的时序和存储器的存取速度之间的配合的时序和存储器的存取速度之间的配合 存储器的地址分配和选片存储器的地址分配和选片 3.CPU提供的信号线提供的信号线 AB：A0 A19 DB：D0 D15 16位数据线分成位数据线分成 低低8位数据线位数据线D0 D7和和 高高8位数据线位数据线D8 D15 CB：M/IO、RD、WR、BHE 微型计算机原理主讲：李朝纯 5.4.2 存储器接口举例存储器接口举例 P129 *存储器容量的扩展存储器容量的扩展 *存储器与存储器与CPU的连接的连接 1)位扩展法（并联法）

8、位扩展法（并联法）字数一定，增加存储器字长。各芯片数据位并联，具有相字数一定，增加存储器字长。各芯片数据位并联，具有相 同的地址。同的地址。2)字扩展法（串联法）字扩展法（串联法）字长一定，增加存储器字数。各芯片地址范围字长一定，增加存储器字数。各芯片地址范围 不同，用片不同，用片 选信号选择不同的芯片。选信号选择不同的芯片。3)字位扩展法（混联法）字位扩展法（混联法）既增加字数又增加字长。先并联后串联。既增加字数又增加字长。先并联后串联。微型计算机原理主讲：李朝纯 1.1.ROM 扩展电路扩展电路 ROM 电路的特点是只能读不能任意写电路的特点是只能读不能任意写。其功能是用来存放其功能是用来

9、存放 程序、常数和系统参数。这些信息在计算机工作过程及电源程序、常数和系统参数。这些信息在计算机工作过程及电源 掉电时都不会改变。常用的芯片有掉电时都不会改变。常用的芯片有27162716、27322732、2725627256等。等。27 27系列芯片的信号线有：系列芯片的信号线有：1 1）总线部分）总线部分 D0 D7 数据数据线线 A0 An-1 地址地址线线 n 是地址是地址线的根数，它与芯片的容量有直接的关系，线的根数，它与芯片的容量有直接的关系，如：如：27162716有有1111根根地址地址线线 2 211 11=2048，可以寻址可以寻址2KB。2 2）电源部分）电源部分 3

10、3）控制部分）控制部分 OE 读控制信号读控制信号线线 CS 片选片选线线微型计算机原理主讲：李朝纯 例例5-1 5-1 设计一设计一ROM 扩展电路扩展电路，容量为容量为3232K K字字，地址从地址从0000000000H H开始开始 分析：分析：1 1）选芯片）选芯片 8086 8086按字节编址，按字节编址，32 32K字的容量实际为字的容量实际为6464KB。因此因此选选2725627256芯片合适芯片合适，其容量为其容量为3232KB，用两片用两片2725627256 其中一片存储低其中一片存储低8 8位信息，连接到数据线位信息，连接到数据线D0 D7；另另一片存储高一片存储高8

11、8位信息，连接到数据线位信息，连接到数据线D8 D15。2 2）根据地址范围确定）根据地址范围确定地址地址线的连接方法线的连接方法 6464KB的低的低16位位A15 A0 从从0000H 变化变化FFFFH，高位为高位为0 0 可以将高可以将高4 4位经地址译码作为片选信号位经地址译码作为片选信号，低位片内选址低位片内选址 A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

12、 0 0 0 0 0 0 0 0 0 00 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 微型计算机原理主讲：李朝纯 *存储器与存储器与CPU的连接的连接 图图5.12 64KB ROM 扩展电路扩展电路 215=32KB 216=64KB A1D15微型计算机原理主讲：李朝纯 *存储器的地址译码方法存储器的地址译码方法 存储器的地址译码是存储系统设计的核心，目的存储器的地址译码是存储系统设计的核心，目的 是让是让CPUCPU对所有存储单元实现正确寻址。由于每一对所有存储单元实现正确寻址。由于每一 片

13、存储芯片的容量是有限的，所以一个存储器总是片存储芯片的容量是有限的，所以一个存储器总是 由若干存储芯片构成由若干存储芯片构成，这就使得存储器的地址译码这就使得存储器的地址译码 被分为被分为片选控制译码片选控制译码和和片内地址译码片内地址译码两部分。两部分。一般情况下，地址总线的若干一般情况下，地址总线的若干高高有效有效位位地址线通地址线通 过地址译码后产生存储芯片的过地址译码后产生存储芯片的片选片选信号，地址总线信号，地址总线 的若干的若干低低有效位地址线直接与存储芯片的地址线相有效位地址线直接与存储芯片的地址线相 连，实现连，实现片内片内存储单元的存储单元的寻址寻址。接口电路中主要完。接口电

14、路中主要完 成片选控制译码以及低位地址总线的连接。成片选控制译码以及低位地址总线的连接。微型计算机原理主讲：李朝纯 2.2.RAM 扩展电路扩展电路 RAM 电路的特点是能任意读写电路的特点是能任意读写。其功能是用来存放程序其功能是用来存放程序 和变量。这些信息在计算关机不能保留信息。和变量。这些信息在计算关机不能保留信息。常用的芯片有常用的芯片有61166116、62646264、6225662256等。型号和容量有直接的等。型号和容量有直接的 关系，如关系，如61166116的容量为的容量为2 2KB（16/816/8）等。等。RAM芯片的信号线有：芯片的信号线有：1 1）总线部分）总线部

15、分 D0 D7 数据数据线线 A0 An-1 地址地址线线 n 是地址是地址线的根数，它与芯片的容量有直接的关系，线的根数，它与芯片的容量有直接的关系，如：如：21162116有有1111根根地址地址线线 2 211 11=2048，可以寻址可以寻址2KB。2 2）电源部分）电源部分 3 3）控制部分）控制部分 WR 写控制信号写控制信号线线 OE 读控制信号读控制信号线线 CS 片选片选线线微型计算机原理主讲：李朝纯 例例5-2 5-2 设计一设计一RAM 扩展电路扩展电路，容量为容量为3232K K字字，地址从地址从1000010000H H开始开始 芯片选用芯片选用6225662256

16、分析：分析：1 1）选芯片）选芯片 8086 8086按字节编址，按字节编址，32 32K K字的容量实际为字的容量实际为6464KB。选选6225662256芯片合适芯片合适，其容量为其容量为3232KB，6464KB/3232KB=2片，片，其中一片连接到低位库，存储低其中一片连接到低位库，存储低8 8位信息，与数据线位信息，与数据线 D0 D7 相连相连；另另一片连接到高位库一片连接到高位库，存储高存储高8 8位信息，位信息，连接到数据线连接到数据线D8 D15。2 2）根据地址范围确定）根据地址范围确定地址地址线的连接方法，线的连接方法，CS的产生。的产生。地址从地址从10000100

17、00H H开始，其变化范围为开始，其变化范围为1000010000H H 1 1FFFFHFFFFH，64 64KB的低的低16位位A15 A0 从从0000H 变化变化FFFFH，高位高位A19 A16为为00010001保持不变保持不变，可以将高，可以将高4 4位经地位经地 址译码作为址译码作为片选片选信号信号，低位直接连接到片内选址。低位直接连接到片内选址。微型计算机原理主讲：李朝纯 表表5.2 64KB RAM地址范围地址范围 表表5.3 A0 和和 BHE 编码含义编码含义 BHE AD0 总线使用情况总线使用情况 0 0 160 0 16位数据位数据总线上进行字传送总线上进行字传送

18、 0 1 0 1 高高8 8位数据位数据总线上进行字节传送总线上进行字节传送 1 0 1 0 低低8 8位数据位数据总线上进行字节传送总线上进行字节传送 1 1 1 1 无效无效 A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 10 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

19、1 1 1 1 1 1 1 1 1 微型计算机原理主讲：李朝纯 *存储器与存储器与CPU的连接的连接:62256 RAMA14 A0 D7 D0A14 A0 D7 D062256 RAM CS OE WR RDM/IOD0 A16A19 A1A15 D8D15习题习题5 2、3 CS OE WR WRBHEA0 D7图图5.15 64KB RAM 扩展电路扩展电路微型计算机原理主讲：李朝纯 3.3.三三-八译码器八译码器74LS138 G1 G2A G2B C B A 输出 1 0 0 0 0 0 Y0=0 其余为1 1 0 0 0 0 1 Y1=0 其余为1 1 0 0 0 1 0 Y2=0

20、 其余为1 1 0 0 0 1 1 Y3=0 其余为1 1 0 0 1 0 0 Y4=0 其余为1 1 0 0 1 0 1 Y5=0 其余为1 1 0 0 1 1 0 Y6=0 其余为1 1 0 0 1 1 1 Y7=0 其余为1微型计算机原理主讲：李朝纯 5.5 5.5 现代内存芯片技术现代内存芯片技术5.3.2.2 5.3.2.2 设计举例设计举例 例例5.45.4某某8 8位微型计算机有地址总线位微型计算机有地址总线1616根，双向数据总线根，双向数据总线 8 8根，控制总线中与主存相关的有根，控制总线中与主存相关的有“允许访存允许访存”信号信号MREQMREQ (低电平有效低电平有效)

21、和读和读/写控制信号写控制信号(高电平读高电平读,低电平写低电平写)。试用试用SRAM芯片芯片21142114为该机设计一个为该机设计一个8 8kBkB的存储器并画出的存储器并画出 连接框图。连接框图。（1 1）分析）分析 2114 2114芯片容量为芯片容量为1 1k4k4位，构造一个位，构造一个8 8kBkB的存储器共需的存储器共需 16 16片片2114,2114,每两片组成每两片组成1 1kBkB，共分共分8 8组；组；2114 2114芯片需芯片需1010根地址线实现片内寻址，可令其与地址总根地址线实现片内寻址，可令其与地址总 线的低线的低1010位对应相连；位对应相连；片选信号片选

22、信号CSCS可在可在MREQ控制下由控制下由7474LS138LS138对高位地址对高位地址 A A1010A A1212译码产生，译码器每个输出信号同时选中同一译码产生，译码器每个输出信号同时选中同一 组的两块芯片；组的两块芯片；写允许信号可与读写允许信号可与读/写控制信号直接相连。写控制信号直接相连。（2 2）实现）实现微型计算机原理主讲：李朝纯 例例5.15.1 某微型计算机系统的某微型计算机系统的CPUCPU的寻址空间为的寻址空间为1 1MB (即地址总线为即地址总线为2020位位)，存储芯片容量为，存储芯片容量为8 8kB,用该芯片构成存储容量为用该芯片构成存储容量为3232kB的存

23、储器，的存储器，试画出线选法结构示意图。试画出线选法结构示意图。本例选本例选A1313A16164 4位地址线为片选控制信号位地址线为片选控制信号，A1717A19193 3位地址线为空）位地址线为空）,如图如图5.105.10所示，所示，图中存储器地址分配如表图中存储器地址分配如表5.15.1所示。所示。微型计算机原理主讲：李朝纯（1 1）线选法）线选法 当存储器容量不大，所使用的存储芯片数量不多，而当存储器容量不大，所使用的存储芯片数量不多，而CPUCPU寻址空寻址空间远远大于存储器容量时间远远大于存储器容量时,可用高位地址线直接作为存储芯片的可用高位地址线直接作为存储芯片的片选信号，每一

24、根地址线选通一块芯片，这种方法称为选法。片选信号，每一根地址线选通一块芯片，这种方法称为选法。（1）8KBCS（2）8KBCS（9）2KBCS（10）2KBCS1111A13A14A16A15A0A12图6.4 线选结构示意图图图5.10 5.10 线选法结构示意图线选法结构示意图微型计算机原理主讲：李朝纯微型计算机原理主讲：李朝纯 (2)(2)全译码法全译码法(习题习题)全译码法将高位地址线全部经译码后产生各芯片的片选全译码法将高位地址线全部经译码后产生各芯片的片选 信号，低位地址线直接与各芯片的地址线相连。信号，低位地址线直接与各芯片的地址线相连。例例5.25.2 CPU CPU 的地址总

25、线为的地址总线为1616位位，存储芯片容量为存储芯片容量为8 8kBkB，采用采用 全译码方式寻址全译码方式寻址6464kBkB容量的存储器。用容量为容量的存储器。用容量为8 8kBkB 的存储芯片构造容量为的存储芯片构造容量为6464kBkB 的存储器的存储器,需需片片存储存储 芯片，存储芯片容量为芯片，存储芯片容量为8 8kBkB（即片内地址为即片内地址为1313位），位），地址总线低地址总线低1313位位A A0 0A A1212与存储芯片的地址线相连，与存储芯片的地址线相连，地址总线高地址总线高3 3位位A A1313A A1515通过通过3-83-8译码器输出译码器输出Y Y0 0Y

26、 Y7 7作作 为片存储芯片的片选信号如图为片存储芯片的片选信号如图5.115.11所示，图中存所示，图中存 储器地址分配如表储器地址分配如表5.25.2所示。所示。微型计算机原理主讲：李朝纯 图图5.11 5.11 全译码结构示意图全译码结构示意图 8KB(2)CS 8KB(1)CS 8KB(8)CS 3-8译码器A0A12A13A15Y0Y1Y7微型计算机原理主讲：李朝纯微型计算机原理主讲：李朝纯微型计算机原理主讲：李朝纯 设计题设计题 设有若干片用设有若干片用256K8位的位的SRAM芯片，问：芯片，问：1如何构成一个如何构成一个2048K32位的存储器？位的存储器？2需要多少片需要多少

27、片RAM芯片？芯片？3画出该存储器与画出该存储器与CPU的连接结构图，设的连接结构图，设CPU的接口信号有地址的接口信号有地址A0 A23,数据信号线数据信号线D0 D31,控制信号线控制信号线MREQ、RD/WR等。等。解：解：1.采用字位扩展的方法。采用字位扩展的方法。2.需要需要32片片SRAM芯片。芯片。3.结结构构图图如下。如下。微型计算机原理主讲：李朝纯 六设计题六设计题 用用1K4位的位的RAM芯片构成一个芯片构成一个8K8位的存储器系统，问：位的存储器系统，问：1共需多少片共需多少片RAM芯片？芯片？2片内选址需要多少根地址线？整个存储器选址需要多少根地址线？片内选址需要多少根

28、地址线？整个存储器选址需要多少根地址线？3画出此存储器与画出此存储器与CPU的连接图的连接图(CPU提供地址信号线提供地址信号线A0 A15,数据信号数据信号 线线D0 D7,控制信号线控制信号线MREQ、RDWR等等)。解：解：1.16片片 2.片内片内10根、整个存储器选址需要根、整个存储器选址需要13根地址线根地址线 3.结结构构图图如下。如下。微型计算机原理主讲：李朝纯 1 1）分析）分析 2114芯片容量为芯片容量为1k4位，构造一个位，构造一个8kB的存储器共需的存储器共需16片片 2114，每两片组成，每两片组成1kB，共分共分8组；组；2114 2114芯片需芯片需1010根地

29、址线实现片内寻址，可令其与地址总线根地址线实现片内寻址，可令其与地址总线 的低的低1010位对应相连；位对应相连；片选信号片选信号CS可在可在MREQ控制下由控制下由7474LS138LS138对高位地址对高位地址A A1010A A1212 译码产生，译码器每个输出信号同时选中同一组的两块芯译码产生，译码器每个输出信号同时选中同一组的两块芯 片；片；写允许信号可与读写允许信号可与读/写控制信号直接相连。写控制信号直接相连。微型计算机原理主讲：李朝纯 七设计题七设计题 某机器中，已配有一个地址空间为某机器中，已配有一个地址空间为(0000 1FFFH)16的的ROM区域，现在用区域，现在用 S

30、RAM芯片（芯片（8K4位）形成一个位）形成一个16K8位的位的ROM区域，起始地址区域，起始地址 为为(2000)16。假设假设SRAM芯片有芯片有CS和和WE控制端，控制端，CPU地址总线地址总线A15 A0，数据总线数据总线 D7 D0和控制线和控制线MREQ，请设计满足已知条件的存储器。要求：请设计满足已知条件的存储器。要求：（1）画出地址译码方案）画出地址译码方案 （2）画出）画出ROM、SRAM与与CPU的连接图的连接图 微型计算机原理主讲：李朝纯 习题习题5 35 3、4 4、7 7 ENDEND微型计算机原理主讲：李朝纯 2.地址译码器（驱动器）地址译码器（驱动器）译码器对译码

31、器对n位地址进行译吗，形成位地址进行译吗，形成2n个地址选择信号。个地址选择信号。0,00,763，063，7X地地址址译译码码器器A0A5X0X63三态双向缓冲存储器三态双向缓冲存储器D0 D7R/WCE微型计算机原理主讲：李朝纯3.存储器存储器R/W控制线路控制线路 控制器接收到控制器接收到CPU送来的读送来的读/写（写（R/W）控制信号控制信号 产生存储器内部的控制信号，将译码选中的地址产生存储器内部的控制信号，将译码选中的地址 单元中的信息从存储体读出或将来自单元中的信息从存储体读出或将来自CPU的信息的信息 写入存储体。写入存储体。4.数据寄存器数据寄存器 三态双向缓冲器三态双向缓冲

32、器,寄存寄存CPU送来的送来的m位数据（或取位数据（或取 出的出的m位数据）位数据）微型计算机原理主讲：李朝纯二二.工作过程工作过程 1.CPU执行某条指令时执行某条指令时,若需要从存储器读出数据若需要从存储器读出数据,或或 把数据写入存储器把数据写入存储器,则先要给出该数据在存储器中的则先要给出该数据在存储器中的 地址，这个地址经地址译码器驱动器后选中该地址地址，这个地址经地址译码器驱动器后选中该地址 对应的单元，然后由控制线路控制读出或写入。对应的单元，然后由控制线路控制读出或写入。2.读出时读出时,将选中的存储单元所存的数据送入数据寄存将选中的存储单元所存的数据送入数据寄存 器，原存储单

33、元中的内容不变器，原存储单元中的内容不变,CPU从数据寄存器取从数据寄存器取 走该数据进行指令所要求的处理。走该数据进行指令所要求的处理。3.写入时，将写入时，将CPU送来并已存放于寄存器中的数据写入送来并已存放于寄存器中的数据写入 选中的存储单元。如果该存储单元原先存有数据选中的存储单元。如果该存储单元原先存有数据,经经 写入操作后，原数据将被新数据所取代。写入操作后，原数据将被新数据所取代。微型计算机原理主讲：李朝纯 5.3.1.1 5.3.1.1 片选控制的译码方法片选控制的译码方法 常用的片选控制译码方法有线选法、全译码法、常用的片选控制译码方法有线选法、全译码法、部分译码法和混合译码

34、法等。部分译码法和混合译码法等。(1)(1)线选法线选法 当当CPUCPU寻址空间远远大于存储器容量时寻址空间远远大于存储器容量时,可用高可用高 位地址线直接作为存储芯片的片选信号位地址线直接作为存储芯片的片选信号,每一根每一根 地址线选通一块芯片地址线选通一块芯片,这种方法称线选法。这种方法称线选法。微型计算机原理主讲：李朝纯 例例5.15.1 某微型计算机系统的某微型计算机系统的CPUCPU的寻址空间为的寻址空间为1 1MBMB (即地址总线为即地址总线为2020位位)，存储芯片容量为，存储芯片容量为8 8kB,kB,用该芯片构成存储容量为用该芯片构成存储容量为3232kBkB的存储器，的

35、存储器，试画出线选法结构示意图。试画出线选法结构示意图。本例选本例选A A1313A A16164 4位地址线为片选控制信号，位地址线为片选控制信号，A A1717A A19193 3位地址线为空）位地址线为空）,如图如图5.105.10所示，所示，图中存储器地址分配如表图中存储器地址分配如表5.15.1所示。所示。微型计算机原理主讲：李朝纯（1 1）线选法）线选法 当存储器容量不大，所使用的存储芯片数量不多，而当存储器容量不大，所使用的存储芯片数量不多，而CPUCPU寻址空寻址空间远远大于存储器容量时间远远大于存储器容量时,可用高位地址线直接作为存储芯片的可用高位地址线直接作为存储芯片的片选

36、信号，每一根地址线选通一块芯片，这种方法称为选法。片选信号，每一根地址线选通一块芯片，这种方法称为选法。图图5.10 5.10 线选法结构示意图线选法结构示意图（1）8KBCS（2）8KBCS（9）2KBCS（10）2KBCS1111A13A14A16A15A0A12图6.4 线选结构示意图微型计算机原理主讲：李朝纯表表5.1 5.1 存储器地址分配存储器地址分配地地 址址 空空 间间 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 1 0 0 0

37、0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 十六进制地址码十六进制地址码 芯芯 片片0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 00 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 0 0

38、0 0 0 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0200002000H H 03FFFH 03FFFH 0400004000H H 05FFFH 05FFFH 0800008000H H 09FFFH 09FFFH 100

39、0010000H H 11FFFH 11FFFH 1 1 2 2 3 3 4 4 微型计算机原理主讲：李朝纯 (2)(2)全译码法全译码法 全译码法将高位地址线全部经译码后产生各芯片全译码法将高位地址线全部经译码后产生各芯片 的片选信号，低位地址线直接与各芯片的地址线的片选信号，低位地址线直接与各芯片的地址线 相连。相连。例例5.25.2 CPU CPU 的地址总线为的地址总线为1616位，存储芯片容量为位，存储芯片容量为 8 8kBkB，采用全译码方式寻址采用全译码方式寻址6464kBkB容量的存储器。容量的存储器。用容量为用容量为8 8kBkB的存储芯片构造容量为的存储芯片构造容量为646

40、4kB kB 的存储的存储 器器,需片存储芯片，存储芯片容量为需片存储芯片，存储芯片容量为8 8kBkB（即片即片 内地址为内地址为1313位），地址总线低位），地址总线低1313位位A A0 0A A1212与存储与存储 芯片的地址线相连，地址总线高芯片的地址线相连，地址总线高3 3位位A A1313A A1515通过通过 3-8 3-8译码器输出译码器输出Y Y0 0Y Y7 7作为片存储芯片的片选信作为片存储芯片的片选信 号如图号如图5.115.11所示，图中存储器地址分配如表所示，图中存储器地址分配如表5.25.2 所示。所示。微型计算机原理主讲：李朝纯图图5.11 5.11 全译码结

41、构示意图全译码结构示意图 8KB(2)CS 8KB(1)CS 8KB(8)CS 3-8译码器A0A12A13A15Y0Y1Y7微型计算机原理主讲：李朝纯表表5.2 5.2 存储器地址分配表存储器地址分配表A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 0 0 0 0 0

42、0 0 0 0 0 0 00 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 00 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0

43、 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 十六进制地址码十六进制地址码 00000000H H 1FFFH 1FFFH 20002000H H 3FFFH 3FFFH 40004000H H 5FFFH 5FFFH 60006000H H 7FFFH 7FFFH 1 1 芯芯 片片2 2 3 3 4 4 地地 址址 空空 间间微型计算机原理主讲：李朝纯表表5.2 5.2 存储器地址分配表续表存储器地址分配表续表地地 址址 空空 间间A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A

44、4 A3 A2 A1 A0十六进制地址码十六进制地址码 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 01 0 1 0 0 0 0 0 0 0 0 0 0 0 0 01 0 1 1 1 1 1 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0

45、0 0 0 0 0 01 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 01 1 1 0 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 80008000H H 9FFFH 9FFFH A000HA000H BFFFH BFFFH C000HC000H DFFFH DFFF

46、H E000HE000H FFFFH FFFFH 芯芯 片片5 5 6 6 7 7 8 8 微型计算机原理主讲：李朝纯 (3)(3)部分译码法部分译码法 部分译码法是将高位地址线中的一部分进行译码部分译码法是将高位地址线中的一部分进行译码,产生片选信号。该方法常用于不需要对全部地址产生片选信号。该方法常用于不需要对全部地址 空间的寻址能力空间的寻址能力,但采用线选法地址线又不够用但采用线选法地址线又不够用 的情况。在例的情况。在例5.2 5.2 中，若采用中，若采用4 4片容量为片容量为8 8kBkB的存的存 储芯片构造容量为储芯片构造容量为3232kBkB的存储器，的存储器，CPU CPU

47、的地址总的地址总 线仍为线仍为1616位，则可采用部分译码法。位，则可采用部分译码法。如图如图5.125.12所示。所示。微型计算机原理主讲：李朝纯 图图5.12 5.12 部分译码结构示意图部分译码结构示意图 8KB(2)CS 8KB(1)CS 8KB(4)CS 2-4译码器A0A12A13A14Y0Y1Y4微型计算机原理主讲：李朝纯 (4)(4)混合译码法混合译码法 混合译码法是将线选法与部分译码法相结合的一混合译码法是将线选法与部分译码法相结合的一 种方法。该方法将用于片选控制的高位地址分为种方法。该方法将用于片选控制的高位地址分为 两组，其中一组的地址（通常为低位）采用部分两组，其中一

48、组的地址（通常为低位）采用部分 译码法，经译码后的每一个输出作为一块芯片的译码法，经译码后的每一个输出作为一块芯片的 片选信号；另一组地址片选信号；另一组地址(通常为高位通常为高位)则采用片选则采用片选 法，每一位地址线作为一块芯片的片选信号。法，每一位地址线作为一块芯片的片选信号。使用混合译码法存在地址重叠与地址不连续的问使用混合译码法存在地址重叠与地址不连续的问 题。图题。图5.135.13是采用混合译码法的例子。是采用混合译码法的例子。微型计算机原理主讲：李朝纯图图5.13 5.13 混合译码法结构示意图混合译码法结构示意图微型计算机原理主讲：李朝纯 5.3.1.2 5.3.1.2 地址

49、译码电路的设计地址译码电路的设计 存储器地址译码电路的设计一般应遵循以下原则：存储器地址译码电路的设计一般应遵循以下原则：(1)(1)根据存储器的实际容量，确定存储器在寻址空间根据存储器的实际容量，确定存储器在寻址空间 中的位置；中的位置；(2)(2)再由所选芯片的容量，作出地址分配表；再由所选芯片的容量，作出地址分配表；(3)(3)由地址分配表确定译码方法；由地址分配表确定译码方法；(4)(4)由已确定的译码方法画出与其对应的地址位图；由已确定的译码方法画出与其对应的地址位图；(5)(5)选用合适的器件，画出译码电路图。选用合适的器件，画出译码电路图。微型计算机原理主讲：李朝纯 例例5.35

50、.3 某微型计算机系统地址总线为某微型计算机系统地址总线为2020位位,实际存实际存 储器容量为储器容量为6464kB,ROMkB,ROM区和区和RAMRAM区各占区各占3232kB.kB.其中其中,ROM ROM区采用容量为区采用容量为8 8kBkB的的EPROMEPROM芯片芯片,RAMRAM区采用容区采用容 量为量为4 4kBkB的静态的静态RAMRAM芯片。试设计该存储器的地址芯片。试设计该存储器的地址 译码电路。译码电路。由系统中实际存储容量来确定存储器在寻址空间由系统中实际存储容量来确定存储器在寻址空间 中的位置。中的位置。假定实际存储器占用最低假定实际存储器占用最低6464kBk