最新微型计算机技术课件04PPT课件.ppt

《最新微型计算机技术课件04PPT课件.ppt》由会员分享，可在线阅读，更多相关《最新微型计算机技术课件04PPT课件.ppt（102页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、微型计算机技术课件微型计算机技术课件044.1 4.1 存储器和存储器件存储器和存储器件4.1.1 4.1.1 存储器的分类存储器的分类4.1.2 4.1.2 存储器的系统结构存储器的系统结构4.1.3 4.1.3 选择存储器器件的考虑因素选择存储器器件的考虑因素4.1.4 4.1.4 随机存取存储器随机存取存储器RAMRAM4.1.5 4.1.5 只读存储器只读存储器ROMROM4.1.6 4.1.6 存储器在系统中的连接考虑和使用举例存储器在系统中的连接考虑和使用举例半导体半导体存储器存储器只读存储器只读存储器（ROM）随机存取存储器随机存取存储器（RAM）静态静态RAM（SRAM）动态动

2、态RAM（DRAM）非易失非易失RAM（NVRAM）掩膜式掩膜式ROM一次性可编程一次性可编程ROM（PROM）紫外线擦除可编程紫外线擦除可编程ROM（EPROM）电擦除可编程电擦除可编程ROM（EEPROM）详细展开，注意对比组成单元组成单元速度速度集成度集成度应用应用SRAM触发器触发器快快低低小容量系统小容量系统DRAM极间电容极间电容慢慢高高大容量系统大容量系统NVRAM带微型电池带微型电池慢慢低低小容量非易失小容量非易失一般情况下，一个存储器系统由以下几部分组成。一般情况下，一个存储器系统由以下几部分组成。1 1基本存储单元基本存储单元一一个个基基本本存存储储单单元元可可以以存存放放

3、一一位位二二进进制制信信息息，其其内内部部具具有有两两个个稳稳定定的的且且相相互互对对立立的的状状态态，并并能能够够在在外外部部对对其其状状态态进进行行识识别别和和改改变变。不不同同类类型型的的基基本本存存储储单单元元，决决定定了由其所组成的存储器件的类型不同。了由其所组成的存储器件的类型不同。2 2存储体存储体(以图示讲解说明以图示讲解说明)一一个个基基本本存存储储单单元元只只能能保保存存一一位位二二进进制制信信息息，若若要要存存放放MNMN个个二二进进制制信信息息，就就需需要要用用MNMN个个基基本本存存储储单单元元，它它们们按按一一定定的的规规则则排排列列起起来来，由由这这些些基基本本存

4、存储储单单元元所所构构成的阵列称为存储体或存储矩阵。成的阵列称为存储体或存储矩阵。4.1.2 4.1.2 存储器的系统结构存储器的系统结构由由于于存存储储器器系系统统是是由由许许多多存存储储单单元元构构成成的的，每每个个存存储储单单元元一一般般存存放放8位位二二进进制制信信息息，为为了了加加以以区区分分，我我们们必必须须首首先先为为这这些些存存储储单单元元编编号号，即即分分配配给给这这些些存存储储单单元元不不同同的的地地址址。地地址址译译码码器器的的作作用用就就是是用用来来接接受受CPU送送来来的的地地址址信信号号并并对对它它进进行行译译码码，选选择择与与此此地地址址码相对应的存储单元，以便对

5、该单元进行读写操作。码相对应的存储单元，以便对该单元进行读写操作。存储器地址译码有两种方式，通常称为单译码与双译码。存储器地址译码有两种方式，通常称为单译码与双译码。(1)单译码单译码 单译码方式又称字结构，适用于小容量存储器。单译码方式又称字结构，适用于小容量存储器。(2)双译码双译码 在在双双译译码码结结构构中中，将将地地址址译译码码器器分分成成两两部部分分，即即行行译译码码器器(又又叫叫X译译码码器器)和和列列译译码码器器(又又叫叫Y译译码码器器)。X译译码码器器输输出出行行地地址址选选择择信信号号，Y译译码码器器输输出出列列地地址址选选择择信信号号。行行列列选选择择线线交交叉叉处处即即

6、为为所所选选中中的内存单元，这种方式的特点是译码输出线较少。的内存单元，这种方式的特点是译码输出线较少。3地址译码器地址译码器译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码单译码结构单译码结构双译码结构双译码结构双译码可简化芯片设计双译码可简化芯片设计主要采用的译码结构主要采用的译码结构3地址译码器地址译码器(续）续）4片选与读写控制电路片选与读写控制电路片片选选信信号号用用以以实实现现芯芯片片的的选选择择。对对于于一一个个芯芯片片来来讲讲，只只有有当当片片选选信信号号有有效效

7、时时，才才能能对对其其进进行行读读写写操操作作。片片选选信信号号一一般般由由地地址址译译码码器器的的输输出出及及一一些些控控制制信信号号来来形形成成，而而读读/写写控控制制电电路路则则用用来来控控制对芯片的读制对芯片的读/写操作。写操作。5I/O电路电路I/O电电路路位位于于系系统统数数据据总总线线与与被被选选中中的的存存储储单单元元之之间间，用用来来控控制制信信息息的的读读出出与与写写入入，必必要要时时，还还可包含对可包含对I/O信号的驱动及放大处理功能。信号的驱动及放大处理功能。4.1.2 4.1.2 存储器的系统结构存储器的系统结构4.1.2 4.1.2 存储器的系统结构存储器的系统结构

8、6 6集电极开路或三态输出缓冲器集电极开路或三态输出缓冲器为为了了扩扩充充存存储储器器系系统统的的容容量量，常常常常需需要要将将几几片片RAMRAM芯芯片片的的数数据据线线并并联联使使用用或或与与双双向向的的数数据据线线相相连连，这这就就要要用用到到集集电电极极开开路路或或三三态态输输出出缓冲器。缓冲器。7 7其它外围电路其它外围电路对对不不同同类类型型的的存存储储器器系系统统，有有时时，还还专专门门需需要要一一些些特特殊殊的的外外围围电电路路，如如动动态态RAMRAM中中的的预预充充电电及及刷刷新新操操作作控控制制电电路路等等，这这也也是是存存储储器器系系统的重要组成部分。统的重要组成部分。

9、4.1.2 4.1.2 存储器的系统结构存储器的系统结构4.1.3 4.1.3 选择选择存储器器件的考虑因素存储器器件的考虑因素1.易失性易失性易失性是区分存储器种类的重要外部特性之一。易失性是区分存储器种类的重要外部特性之一。易失性是指电源断开之后，存储器的内容是否丢失。易失性是指电源断开之后，存储器的内容是否丢失。如果某种存储器在断电之后，仍能保存其中的内如果某种存储器在断电之后，仍能保存其中的内容，则为非易失性存储器（外部存储器、容，则为非易失性存储器（外部存储器、ROM）；否则，就叫易失性存储器（否则，就叫易失性存储器（RAM）。）。4.1.3 4.1.3 选择选择存储器器件的考虑因素

10、存储器器件的考虑因素2.只读性只读性只读性是区分存储器种类的又一个重要特性。只读性是区分存储器种类的又一个重要特性。如如果果某某个个存存储储器器中中写写入入数数据据后后，只只能能被被读读出出，但但不不能能写写入入，那那么么这这种种存存储储器器叫叫只只读读存存储储器器，即即ROM（readonlymemory)；如如果果一一个个存存储储器器在在写写入入数数据据后后，既既可可对对它它进进行行读读出出，又又可可再再对对它它修修改改，那那么就叫可读写存储器。么就叫可读写存储器。4.1.3 4.1.3 选择选择存储器器件的考虑因素存储器器件的考虑因素3.存储容量存储容量每每个个芯芯片片中中的的存存储储单

11、单元元的的总总数数即即存存储储容容量量。存存储储容容量量和和芯芯片片集集成成度度有有关关，也也和和器器件件基基本本单单元元的的工工作作原原理和类型有关。理和类型有关。内内 存存 条条 有有 8位位 数数 据据 宽宽 度度 的的 30引引 线线 的的SIMM（singleinlinememorymodule)、32位位数数据据宽宽度度的的72引引线线的的SIMM和和64位位数数据据宽宽度度的的168引引线线DIMM（dualinlinememorymodule)4.1.3 4.1.3 选择选择存储器器件的考虑因素存储器器件的考虑因素4.速度速度存存储储器器的的速速度度是是用用存存储储器器访访问问

12、时时间间来来衡衡量量的的。访访问问时时间间就就是是指指存存储储器器接接收收到到稳稳定定的的地地址址信信号号到到完完成成操操作作的的时时间间。访访问问时时间间的的长长短短决决定定于于许许多多因因素素，主要与制造器件的工艺有关。主要与制造器件的工艺有关。当当前前，半半导导体体存存储储器器主主要要用用两两大大类类工工艺艺，一一类类是是双双极极性性的的TTL技技术术，一一类类是是金金属属氧氧化化物物半半导导体体MOS技术，后者又分技术，后者又分CMOS和和HMOS等技术等技术4.1.3 4.1.3 选择选择存储器器件的考虑因素存储器器件的考虑因素4.功耗功耗在在用用电电池池供供电电的的系系统统中中，功

13、功耗耗是是非非常常重重要要的的问问题题。CMOS能能够够很很好好地地满满足足低低功功耗耗要要求求。但但CMOS能能够够很很好好地地满满足足低低功功耗耗要要求求。但但CMOS器器件件容容量量较较小，并且速度慢。功耗和速度是成正比的。小，并且速度慢。功耗和速度是成正比的。4.1.4 4.1.4 随机随机存取存储器存取存储器RAMRAM RAMRAM按按其其结结构构和和工工作作原原理理分分为为静静态态RAMRAM即即SRAMSRAM（static static RAM)RAM)和和动动态态RAMRAM即即DRAMDRAM（dynamic dynamic RAM)RAM)。SRAMSRAM速速度度快快

14、，不不需需要要刷刷新新，但但片片容容量量低低，功功耗耗大大。DRAMDRAM片片容容量量高高，但但需需要要刷刷新新，否否则则其其中中的信息就会丢失。的信息就会丢失。1.SRAM4.1.4 4.1.4 随机随机存取存储器存取存储器RAMRAMSRAM保保存存信信息息的的机机制制是是基基于于双双稳稳态态触触发发器器的的工工作作原原理理，组组成成双双稳稳态态触触发发器器的的A、B两两管管中中，A导导通通B截截止止时时为为1，反反之之，A截截止止B导导通通时时为为0。其其内内部部基基本本电电路路中中，用用2个个晶晶体体管管构构成成双双稳稳态态触触发发器器，2个个晶晶体体管管作作为为负负载载电电路路，还

15、有还有2个晶体管用来控制双稳态触发器。个晶体管用来控制双稳态触发器。缺点缺点：容量小、功耗大：容量小、功耗大优点优点：不需要刷新，简化了外部电路：不需要刷新，简化了外部电路(a)六管静态存储单元的原理示意图 (b)六管基本存储电路 2.DRAM（1）DRAM器件器件DRAMDRAM是是利利用用电电容容存存储储电电荷荷的的原原理理来来保保存存信信息息的的，它它将将晶晶体体管结电容的充电状态和放电状态分别作为管结电容的充电状态和放电状态分别作为1 1和和0 0。DRAMDRAM的的基基本本单单元元电电路路简简单单，最最简简单单的的DRAMDRAM单单元元只只需需一一个个管管子子构构成成，这这使使D

16、RAMDRAM器器件件的的芯芯片片容容量量很很高高，而而且且功功耗耗低低。但但是是由由于于电电容容会会逐逐渐渐放放电电，所所以以对对DRAMDRAM必必须须不不断断进进行行读读出出和和再写入，以使泄放的电荷得到补充，也就是刷新。再写入，以使泄放的电荷得到补充，也就是刷新。一次刷新过程实际上就是对存储器进行一次读取、放大一次刷新过程实际上就是对存储器进行一次读取、放大和再写入。和再写入。动态动态RAMRAM基本存储单元基本存储单元 它由一个它由一个MOSMOS管管T T1 1和位于和位于其栅极上的分布电容其栅极上的分布电容c c构成。构成。当栅极电容当栅极电容C C上充有电荷时，上充有电荷时，表

17、示该存储单元保存信息表示该存储单元保存信息“1”“1”。反之，当栅极电容。反之，当栅极电容上没有电荷时，表示该单元上没有电荷时，表示该单元保存信息保存信息“0”“0”。由于栅极。由于栅极电容上的充电与放电是两个电容上的充电与放电是两个对立的状态，因此，它可以对立的状态，因此，它可以作为一种基本的存储单元。作为一种基本的存储单元。写操作写操作：字选择线为高电平，：字选择线为高电平，T T1 1管导通，写信号通过位管导通，写信号通过位线存入电容线存入电容C C中中 读操作：读操作：字选择线仍为高电平，存储在电容字选择线仍为高电平，存储在电容C C上的电荷，上的电荷，通过通过T1T1输出到数据线上，

18、通过读出放大器，即可得到所输出到数据线上，通过读出放大器，即可得到所保存的信息。保存的信息。动态动态RAMRAM基本存储单元基本存储单元 刷新刷新：动态：动态RAMRAM存储单元实质上是依靠存储单元实质上是依靠T1T1管栅极电容管栅极电容的充放电原理来保存信息的。时间一长，电容上所保的充放电原理来保存信息的。时间一长，电容上所保存的电荷就会泄漏，造成了信息的丢失。因此，在动存的电荷就会泄漏，造成了信息的丢失。因此，在动态态RAMRAM的使用过程中，必须及时地向保存的使用过程中，必须及时地向保存“1”“1”的那些的那些存储单元补充电荷，以维持信息的存在。这一过程，存储单元补充电荷，以维持信息的存

19、在。这一过程，就称为动态存储器的刷新操作就称为动态存储器的刷新操作 Intel2164A Intel2164A是一种是一种64K164K1的动态的动态RAMRAM存储器芯片，它的基本存储单元就是存储器芯片，它的基本存储单元就是采用单管存储电路，其它的典型芯片有采用单管存储电路，其它的典型芯片有Ietel 21256/21464Ietel 21256/21464等。等。（2）动态）动态RAM存储器芯片存储器芯片Intel 2164AIntel 2164AIntel 2164A的内部结构的内部结构 存存储储体体：6464K K1 1的的存存储储体体由由4 4个个128128128128的的存存储储

20、阵阵列列构成；构成；地地址址锁锁存存器器：由由于于Intel Intel 2164A2164A采采用用双双译译码码方方式式，故故其其1616位位地地址址信信息息要要分分两两次次送送入入芯芯片片内内部部。但但由由于于封封装装的的限限制制，这这1616位位地地址址信信息息必必须须通通过过同同一一组组引引脚脚分分两两次次接接收收，因因此此，在在芯芯片片内内部部有有一一个个能能保保存存8 8位位地地址址信信息息的的地地址址锁锁存器；存器；数据输入缓冲器数据输入缓冲器：用以暂存输入的数据；用以暂存输入的数据；数据输出缓冲器数据输出缓冲器：用以暂存要输出的数据；用以暂存要输出的数据；1/41/4I/OI/

21、O门门电电路路：由由行行、列列地地址址信信号号的的最最高高位位控控制制，能能从相应的从相应的4 4个存储矩阵中选择一个进行输入输出操作；个存储矩阵中选择一个进行输入输出操作；行、列时钟缓冲器行、列时钟缓冲器：用以协调行、列地址的选通信号；：用以协调行、列地址的选通信号；写允许时钟缓冲器写允许时钟缓冲器：用以控制芯片的数据传送方向；：用以控制芯片的数据传送方向；128128读读出出放放大大器器：与与4 4个个128128128128存存储储阵阵列列相相对对应应，共共有有4 4个个128128读读出出放放大大器器，它它们们能能接接收收由由行行地地址址选选通通的的4 4128128个个存存储储单单元

22、元的的信信息息，经经放放大大后后，再再写写回回原原存存储储单单元，是实现刷新操作的重要部分；元，是实现刷新操作的重要部分；1/1281/128行行、列列译译码码器器：分分别别用用来来接接收收7 7位位的的行行、列列地地址址，经经译译码码后后，从从128128128128个个存存储储单单元元中中选选择择一一个个确确定定的存储单元，以便对其进行读的存储单元，以便对其进行读/写操作。写操作。Intel 2164AIntel 2164A的内部结构（续）的内部结构（续）Intel 2164AIntel 2164A的外部结构的外部结构Intel 2164A是具有16个引脚的双列直插式集成电路芯片，其引脚安

23、排如图4-6所示。A0A7：地址信号的输入引脚，用来分时接收CPU送来的8位行、列地址；RAS：行地址选通信号输入引脚，低电平有效，兼作芯片选择信号。当RASRAS为低电平时，表明芯片当前接收的是行地址；CAS：列地址选通信号输入引脚，低电平有效，表明当前正在接收的是列地址(此时RAS应保持为低电平)；WE：写允许控制信号输入引脚，当其为低电平时，执行写操作；否则，执行读操作。DIN：数据输入引脚；DOUT：数据输出引脚；VDD：十5V电源引脚；Css：地；N/C：未用引脚。图4-6 Intel 2164A引脚（3）DRAM的刷新和的刷新和DRAM控制器控制器 刷新的方法有多种，但最常用的是刷

24、新的方法有多种，但最常用的是“只有行地只有行地址有效址有效”的方法，按照这种方法，刷新时，存储体的方法，按照这种方法，刷新时，存储体的列地址无效，一次选中存储体中的一行进行刷新。的列地址无效，一次选中存储体中的一行进行刷新。具体执行时，每当一个行地址信号具体执行时，每当一个行地址信号RASRAS有效选中某有效选中某一行时，该行的所有存储体单元都分别和读出放大一行时，该行的所有存储体单元都分别和读出放大电路接通，在定时时钟作用下，读出放大电路分别电路接通，在定时时钟作用下，读出放大电路分别对该行存储单元进行一次读出、放大和重写，既进对该行存储单元进行一次读出、放大和重写，既进行刷新。只要在刷新时

25、限行刷新。只要在刷新时限2ms2ms中对中对DRAMDRAM系统进行逐系统进行逐行选中，就可实现全面刷新。行选中，就可实现全面刷新。（3）DRAM的刷新和的刷新和DRAM控制器控制器(续）续）为了实现刷新，DRAM控制器具有如下功能：时序功能时序功能：DRAM控制器需要按固定的时序提供行地址选通信号RAS，为此，用一个计数器产生刷新地址，同时用一个刷新定时器产生刷新请求信号，以次启动一个刷新周期，刷新地址和刷新请求信号联合产生行地址选通信号RAS，每刷新一行，又产生下一个行地址选通信号。地址处理功能地址处理功能：DRAM控制器一方面要在刷新周期中顺序提供行地址，以保证在2ms中使所有的DRAM

26、单元都被刷新一次，另一方面，要用一个多路开关对地址进行切换，因为正常读写时，行地址和列地址来自地址总线，刷新时只有来自刷新地址计数器的行地址而没有列地址，总线地址则被封锁。仲裁功能：仲裁功能：当来自CPU对内存的正常读写请求和来自刷新电路的刷新请求同时出现时，仲裁电路要作出仲裁，原则上，CPU的读写请求优先于刷新请求。内部的“读写和刷新的仲裁和切换”电路一方面会实现仲裁功能，另一方面完成总线地址和刷新地址之间的切换。（3）DRAM的刷新和的刷新和DRAM控制器控制器(续）续）刷新定时器刷新地址计数器控制逻辑电路地址译码和行/列地址切换地址总线控制总线读写地址控制信号读写和刷新的仲裁和切换时序发

27、生器RAS0 RASnCAS0 CASnWE其他信号刷新周期启动刷新请求刷新地址图图4.2 DRAM4.2 DRAM控制器的原理图控制器的原理图4.1.5只读存储器只读存储器ROM指指在在微微机机系系统统的的在在线线运运行行过过程程中中，只只能能对对其其进进行行读读操操作作，而而不不能能进进行行写写操操作作的的一一类类存存储储器器，在在不不断断发发展展变变化化的的过过程程中中，也也产产生生了了掩掩模模型型ROMROM、可可编编程程只只读读性性PROMPROM、可可擦擦出出可可编编程程EPROMEPROM、EEPROMEEPROM、闪闪烁烁存存储储器器FLASHFLASH等各种不同类型。等各种不

28、同类型。ROMROM器件有两个显著的优点：器件有两个显著的优点：结构简单，所以位密度比可读写存储器高。结构简单，所以位密度比可读写存储器高。具有非易失性，所以可靠性高。具有非易失性，所以可靠性高。如如图图4-11所所示示，是是一一个个简简单单的的44位位的的MOS ROM存存储储阵阵列列，采采用用单单译译码码方方式式。这这时时，有有两两位位地地址址输输入入，经经译译码码后后，输输出出四四条条字字选选择择线线，每每条条字字选选择择线线选选中中一一个个字字，此此时时位位线线的的输输出出即即为为这这个个字字的的每每一一位位。此此时时，若若有有管管子子与与其其相相连连（如如位位线线1和和位位线线4），

29、则则相相应应的的MOS管管就就导导通通，这这些些位位线线的的输输出出就就是是低低电电表表平平，表表示示逻逻辑辑“0”；而而没没有有管管子子与与其其相相连连的的位位线线（如如位位线线2和和位位线线3），则则输输出出就就是是高高电电平平，表示表示逻辑逻辑“1”。一、掩膜型一、掩膜型ROM 掩膜型掩膜型ROMROM中的信息是厂家根据用户给定的程序或数据对芯片掩膜进行中的信息是厂家根据用户给定的程序或数据对芯片掩膜进行二次光刻而决定的。根据制造技术，掩膜型二次光刻而决定的。根据制造技术，掩膜型ROMROM又可分为又可分为MOSMOS型和双极性两种。型和双极性两种。MOSMOS型功耗小，但速度比较慢，微

30、型机系统中用的型功耗小，但速度比较慢，微型机系统中用的ROMROM主要是这种类型。双极主要是这种类型。双极性速度比性速度比MOSMOS型快，但功耗大，只用在速度较高的系统中。型快，但功耗大，只用在速度较高的系统中。图4-11 简单的44位的MOS ROM存储阵列 掩掩膜膜ROMROM的的存存储储单单元元在在生生产产完完成成之之后后，其其所所保保存存的的信信息息就就已已经经固固定定下下来来了了，这这给给使使用用者者带带来来了了不不便便。为为了了解解决决这这个个矛矛盾盾，设设计计制制造造了了一一种种可可由由用用户户通通过过简简易易设设备备写写入入信信息息的的ROMROM器件，即可编程的器件，即可编

31、程的ROMROM，又称为，又称为PROMPROM。PROM PROM 的的类类型型有有多多种种，我我们们以以二二极极管管破破坏坏型型PROMPROM为为例例来来说说明明其其存存储储原原理理。这这种种PROMPROM存存储储器器在在出出厂厂时时，存存储储体体中中每每条条字字线线和和位位线线的的交交叉叉处处都都是是两两个个反反向向串串联联的的二二极极管管的的PNPN结结，字字线线与与位位线线之之间间不不导导通通，此此时时，意意味味着着该该存存储储器器中中所所有有的的存存储储内内容容均均为为“1”“1”。如如果果用用户户需需要要写写入入程程序序，则则要要通通过过专专门门的的PROMPROM写写入入电

32、电路路，产产生生足足够够大大的的电电流流把把要要写写入入“1”“1”的的那那个个存存储储位位上上的的二二极极管管击击穿穿，造造成成这这个个PNPN结结短短路路，只只剩剩下下顺顺向向的的二二极极管管跨跨连连字字线线和和位位线线，这这时时，此此位位就就意意味味着着写写入入了了“1”“1”。读出的操作同掩模。读出的操作同掩模ROMROM。二、可二、可编编程的程的ROM（PROM）二、可二、可编编程的程的ROM（PROM）（续）（续）除除此此之之外外，还还有有一一种种熔熔丝丝式式PROMPROM，用用户户编编程程时时，靠靠专专用用写写入入电电路路产产生生脉脉冲冲电电流流，来来烧烧断断指指定定的的熔熔丝

33、丝，以以达到写入达到写入“1”“1”的目的。的目的。对对PROMPROM来来讲讲，这这个个写写入入的的过过程程称称之之为为固固化化程程序序。由由于于击击穿穿的的二二极极管管不不能能再再正正常常工工作作，烧烧断断后后的的熔熔丝丝不不能能再再接接上上，所所以以这这种种ROMROM器器件件只只能能固固化化一一次次程程序序，数数据写入后，就不能再改变了据写入后，就不能再改变了。与与普普通通的的P沟沟道道增增强强型型MOS电电路路相相似似，这这种种EPROM电电路路在在N型型的的基基片片上上扩扩展展了了两两个个高高浓浓度度的的P型型区区，分分别别引引出出源源极极（S）和和漏漏极极(D)，在在源源极极与与

34、漏漏极极之之间间有有一一个个由由多多晶晶硅硅做做成成的的栅栅极极，但但它它是是浮浮空空的的，被被绝绝缘缘物物SiO2所所包包围围。在在芯芯片片制制作作完完成成时时，每每个个单单元元的的浮浮动动栅栅极极上上都都没没有有电电荷荷，所所以以管管子子内内没没有有导导电电沟沟道道，源源极极与与漏漏极极之之间间不不导导电电，其其相相应应的的等等效效电电路路如如图图4-12(b)所所示示，此此时时表表示示该该存存储单元保存的信息为储单元保存的信息为“1”。可可擦擦除除可可编编程程的的ROMROM又又称称为为EPROMEPROM。它它的的基基本本存存储储单单元元的的结结构构和和工工作作原原理理如如图图4-12

35、4-12所示。所示。三、三、可擦除可擦除、可可编编程的程的ROM（EPROM）1基本存储电路基本存储电路 图4-12 P沟道EPROM结构示意图向该单元写入信息“0”：在漏极和源极（即S）之间加上十25v的电压，同时加上编程脉冲信号(宽度约为50ns)，所选中的单元在这个电压的作用下，漏极与源极之间被瞬时击穿，就会有电子通过SiO2绝缘层注入到浮动栅。在高压电源去除之后，因为浮动栅被SiO2绝缘层包围，所以注入的电子无泄漏通道，浮动栅为负，就形成了导电沟道，从而使相应单元导通，此时说明将0写入该单元。清除存储单元中所保存的信息：必须用一定波长的紫外光照射浮动栅，使负电荷获取足够的能量，摆脱Si

36、O2的包围，以光电流的形式释放掉，这时，原来存储的信息也就不存在了。由这种存储单元所构成的ROM存储器芯片，在其上方有一个石英玻璃的窗口，紫外线正是通过这个窗口来照射其内部电路而擦除信息的，一般擦除信息需用紫外线照射l520分钟。1基本存储电路（续）基本存储电路（续）Intel2716是是一一种种2K8的的EPROM存存储储器器芯芯片片，双双列列直直插插式式封封装装，24个个引引脚脚，其其最最基基本本的的存存储储单单元元，就就是是采采用用如如上上所所述述的的带带有有浮浮动动栅栅的的MOS管管，其其它它的的典典型型芯芯片片有有Ietel 2732/27128/27512等。等。(1)(1)芯片的

37、内部结构芯片的内部结构 (2)Intel 2716存储器芯片的内部结构框图如图所示，其主要组成部分包括：存储器芯片的内部结构框图如图所示，其主要组成部分包括：2EPROM 芯片芯片Intel 2716(a)引脚分配图(b)内部结构框图 存存储储阵阵列列：Intel2716Intel2716存存储储器器芯芯片片的的存存储储阵阵列列由由2K82K8个个带带有有浮浮动动栅栅的的MOSMOS管管构成，共可保存构成，共可保存2K82K8位二进制信息；位二进制信息；X X译译码码器器：又又称称为为行行译译码码器器，可可对对7 7位位行地址进行译码；行地址进行译码；Y Y译译码码器器：又又称称为为列列译译码

38、码器器，可可对对4 4位位列地址进行译码；列地址进行译码；输输出出允允许许、片片选选和和编编程程逻逻辑辑：实实现现片片选及控制信息的读选及控制信息的读/写；写；数数据据输输出出缓缓冲冲器器：实实现现对对输输出出数数据据的的缓冲。缓冲。图4-13Intel2716具有24个引脚，其引脚分配如图4-13(a)所示，各引脚的功能如下：Al0A0：地址信号输入引脚，可寻址芯片的2K个存储单元；O7O0：双向数据信号输入输出引脚；CE：片选信号输入引脚，低电平有效，只有当该引脚转入低电平时，才能对相应的芯片进行操作；OE：数据输出允许控制信号引脚，输入，低电平有效，用以允许数据输出；Vcc：+5v电源，

39、用于在线的读操作；VPP：+25v电源，用于在专用装置上进行写操作；GND：地。(2)芯片的外部结构：芯片的外部结构：3EPROM 芯片芯片Intel 2764A12A0D7D0PGMCEVppVcc2764引脚含义引脚含义A12A0地址输入地址输入D7D0数据数据CE片选片选PGM编程编程Vpp、Vcc电压输入电压输入 EPROM在初始状态下，所有的数位均为“1”，写入时，只能将“1”改变为“0”，用紫外线光源抹除时，才能将“0”变为“1”。EPROM通常有几种工作方式，既读方式、编程方式和校验方式。读方式就是对已经写入数据的EPROM进行读取，这和一般存储器的读操作一样，Vpp和Vcc接5

40、V电压，当片选信号CE和地址信号有效时，即可实现读操作。编程方式就是对EPROM进行写操作，此时，Vcc仍加5V电压，Vpp引脚按厂家要求加上2125V的电压，CE为高电平，从A12 A0端输入要编程的单元的地址，在D7 D0端输入数据，这时，再在PGM端加上5V编程脉冲，便可进行编程。校验方式总是与编程方式配合使用的，以便在每次写入1个数据字节后，紧接着将写入的数据读出，去检查写入的信息是否正确。在校验方式下，Vpp和 Vcc与编程方式时候的接法一样，CE端为低电平，编程脉冲端也是低电平。四、电可擦除可编程序的四、电可擦除可编程序的ROM(Electronic Erasible Progra

41、mmable ROM)EPROM尽管可以擦除后重新编程，但擦除时需用紫外线光源，使用起来仍然不太方便。现在常用一种可用电擦除的可编程的ROM，简称为E2PROM。E2PROM通常有4种工作方式，即读方式、写方式、字节擦除方式和整体擦除方式。读方式是E2PROM最常用的工作方式，如同对普通ROM的操作，用来读取其中的信息；写方式，对E2PROM进行编程；字节擦除方式下，可以擦除某个指定的字节；整体擦除方式下，使整片E2PROM中的内容全部擦除。五、五、快擦型存储器快擦型存储器(F1ash Memory)快擦型存储器又称闪烁存储器，它是不用电池供电的、高速耐用的非易失性半导体存储器，它以性能好、功

42、耗低、体积小、重量轻等特点活跃于便携机(膝上型、笔记本型等)存储器市场，但价格较贵。快擦型存储器具有EEPROM的特点，又可在计算机内进行擦除和编程，它的读取时间与DRAM相似，而写时间与磁盘驱动器相当。快擦型存储器有5V或12V两种供电方式。对于便携机来讲，用5V电源更为合适。快擦型存储器操作简便，编程、擦除、校验等工作均已编成程序，可由配有快擦型存储器系统的中央处理机予以控制。快擦型存储器可替代EEPROM，在某些应用场合还可取代SRAM，尤其是对于需要配备电池后援的SRAM系统，使用快擦型存储器后可省去电池。快擦型存储器的非易失性和快速读取的特点，能满足固态盘驱动器的要求，同时，可替代便

43、携机中的ROM，以便随时写入最新版本的操作系统。快擦型存储器还可应用于激光打印机、条形码阅读器、各种仪器设备以及计算机的外部设备中。典型的芯片有27F256/28F016/28F020等。习题与思考：习题与思考：1试说明存储器系统的主要性能指标。2存储器的哪一部分用来存储程序指令及像常数和查找表一类的固定不变的信息？哪一部分用来存储经常改变的数据？3术语“非易失性存储器”是什么意思？PROM和EPROM分别代表什么意思？4微型计算机中常用的存储器有哪些类型？它们各有何特点？分别适用于哪些场合？5试比较静态RAM和动态RAM的优缺点，并说明有何种方法可解决掉电时动态RAM6计算机的电源掉电后再接

44、电时（系统中无掉电保护装置），存储在各类存储器中的信息是否仍能保存？试从各类存储器的基本原理上来分析说明。7“ROM是只读存储器”这种说法正确吗？正确的说法应该怎样？8试从ROM器件的发展过程，说明读、写之间的辩证关系。4.1.6 4.1.6 存储器在系统中的连接考虑和使用举例存储器在系统中的连接考虑和使用举例1.存储器和存储器和CPU的连接考虑的连接考虑存储器和存储器和CPUCPU之间通过地址线、数据线和控制线实现连接之间通过地址线、数据线和控制线实现连接时，要考虑如下几个问题。时，要考虑如下几个问题。（1 1）高速）高速CPUCPU和较低速度存储器之间的速度匹配问题。和较低速度存储器之间的

45、速度匹配问题。（2 2）CPUCPU总线的负载能力问题。总线的负载能力问题。（3 3）片选信号和行地址、列地址的产生机制。）片选信号和行地址、列地址的产生机制。2.SRAM的使用举例的使用举例B A OE T芯片允许信号逻辑电路地址译码器B A OE T写脉冲发生器延迟MRDCMWTCD7D0D7D0A19A14A12A13A11A0D7D0WECECE0CE1CE2CE3A11A0模块选择读写控制8286（2片）82864KX8b静态RAM3.DRAM和和DRAM控制器的使用举例控制器的使用举例4.2微型机系统中存储器的体系结构微型机系统中存储器的体系结构 4.2.1 4.2.1 层次化的存

46、储器体系结构层次化的存储器体系结构 微型计算机系统中，整个存储器体微型计算机系统中，整个存储器体系采用层次化结构。这种层次化结构系采用层次化结构。这种层次化结构不但出现在存储器总体结构中，也出不但出现在存储器总体结构中，也出现在内存结构中。现在内存结构中。1.1.层次化总体结构层次化总体结构 层次化层次化：把各种速度不同、容量不同、存储：把各种速度不同、容量不同、存储技术也可能不同的存储设备分为几层，通过硬技术也可能不同的存储设备分为几层，通过硬件和管理软件组成一个既有足够大的空间又能件和管理软件组成一个既有足够大的空间又能保证满足保证满足CPUCPU存取速度要求而且价格适中的整体。存取速度要

47、求而且价格适中的整体。这样的存储器具有最好的性能价格比。这样的存储器具有最好的性能价格比。1.1.层次化总体结构层次化总体结构分层结构思想分层结构思想：用：用CacheCache、内存和辅存来构、内存和辅存来构成层次式的存储器，按使用频度将数据分为成层次式的存储器，按使用频度将数据分为不同的档次分放在不同的存储器中，不同层不同的档次分放在不同的存储器中，不同层次的存储器之间可以互相传输。次的存储器之间可以互相传输。1.1.层次化总体结构层次化总体结构 Cache Cache是速度最快的存储器，是静态是速度最快的存储器，是静态RAMRAM类类型，存取速度和型，存取速度和CPUCPU的速度相匹配，

48、但价格也较的速度相匹配，但价格也较高，且容量较小。高，且容量较小。CPUCPU运行过程中，自动将当前运行过程中，自动将当前要运行的指令和数据装入要运行的指令和数据装入CacheCache。Cache Cache的内容的内容是不断更新的，是不断更新的，CPU CPU所需要的信息都可以在所需要的信息都可以在CacheCache中找到，只有较少数情况下，中找到，只有较少数情况下，CPU CPU需通过需通过访问访问DRAMDRAM来获得当前所要的信息。来获得当前所要的信息。1.1.层次化总体结构层次化总体结构 内存内存由由DRAMDRAM构成，速度比构成，速度比CacheCache慢，但容量慢，但容量

49、较大。较大。辅助存储器辅助存储器即外存（如软盘、硬盘和光盘）即外存（如软盘、硬盘和光盘），速度比内存慢得多，但容量比内存大得多。，速度比内存慢得多，但容量比内存大得多。为了使为了使CacheCache、内存和辅存构成协调工作的、内存和辅存构成协调工作的存储体系，采用虚拟存储技术来实现内存和辅存储体系，采用虚拟存储技术来实现内存和辅存之间的映射，采用高速缓冲技术来实现存之间的映射，采用高速缓冲技术来实现CacheCache和内存之间的映射。和内存之间的映射。图图4.7 4.7 存储器的层次化总体结构存储器的层次化总体结构CPU寄存器组Cache 片内 片外内部存储器（DRAM SRAM）辅助存储

50、器（软盘 硬盘 光盘）CPU芯片中主机系统中外部设备2.2.内存的分区结构内存的分区结构基本内存区00000HA0000H100000HFFFFFH高端内存区640KB扩充内存区384KB扩展内存区2.2.内存的分区结构内存的分区结构（1 1）基本内存区）基本内存区 基本内存区主要供基本内存区主要供DOSDOS操作系统使用，其中容纳了操作系统使用，其中容纳了DOSDOS操作系统、操作系统、DOSDOS运行需要的系统数据、驱动程序以及中运行需要的系统数据、驱动程序以及中断向量表等。基本内存区为断向量表等。基本内存区为640K640K，从，从00000H00000H 9FFFFH9FFFFH。用户