最新微机课件05第五章：内存储器和存储体系PPT课件.ppt

《最新微机课件05第五章：内存储器和存储体系PPT课件.ppt》由会员分享，可在线阅读，更多相关《最新微机课件05第五章：内存储器和存储体系PPT课件.ppt（32页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、微机课件微机课件0505第五章：内存第五章：内存储器和存储体系储器和存储体系半导体存储器概述RAM和ROM存储器与微处理器连接并行存储器重点：硬件上CPU如何连接存储器？DRAM(动态RAM)利用电容存储电荷的多寡来表示0或1需要动态刷新，否则数据丢失掉电数据丢失ROM，不可擦写EPROM，紫外光可擦写EEPROM，高电压可擦写Flash EEPROM，按扇区擦写存储芯片(M*N)存放大量二进制位101110010110M个个存存储储单单元元存放存放N个二进制位个二进制位考虑的问题：CPU总线的负载能力CPU与存储器的速度匹配问题存储器地址分配与译码一个存储器往往由一定数量的芯片构成选择过程：

2、选择存储芯片（片选）选择芯片内部的存储单元（字选）8K*81011100101108K个个存存储储单单元元存放存放8个二进制位个二进制位选择其中的一个单元，选择其中的一个单元，需要多少位地址呢？需要多少位地址呢？13位（位（213）需要多少位数据线呢？需要多少位数据线呢？8位位选择存储芯片内2个8K*4组成一个16K*410110010101011001010选择其中的一个单元，选择其中的一个单元，需要多少位地址呢？需要多少位地址呢？14位（位（214）13位位选择某一芯片选择某一芯片8K个存储单元中的一个个存储单元中的一个1位位 选择是哪一个选择是哪一个8K的芯片的芯片需要多少位数据线呢？需

3、要多少位数据线呢？4位位选择存储芯片全译码法将除去片内寻址的地址线外的全部地址线用于地址译码部分译码将除去片内寻址的地址线外的部分地址线用于地址译码位扩展（M*N1M*N2）芯片的字数满足存储器字数的要求，但字长不够位扩展的连接各存储芯片的片内地址线并联，接至CPU地址总线各存储芯片的读写线并联，接至CPU的读写控制端各存储芯片的片选线并联，接至CPU访存信号各存储芯片的数据线单独列出，接至CPU的对应位位扩展示意图（1K*41K*8）A0A9 MREQD7D4D3D0 R/WD0D3CSA0A9 WE2114D0D3CSA0A9 WE2114字扩展芯片的字长满足要求，但芯片的字数不够字扩展的

4、连接方式各存储芯片的读写线并联，接至CPU的读写控制端各存储芯片的数据线并联，接至CPU的数据总线各存储芯片的片内地址线并联，接至CPU地址总线低位各存储芯片的片选线接译码器不同输出，译码器输入接至CPU地址总线高位，译码器一控制端接访存信号A0A13 MREQD7D0 R/WD0D7CSA0A13 WED0D7CSA0A13 WED0D7CSA0A13 WED0D7CSA0A13 WE 1 2 3 4译译码码器器A14A15Y1Y0Y2Y3字扩展示意图（16K*864K*8）字和位同时扩展（M1*N1M2*N2）芯片的字数和字长均不满足存储器的要求字和位同时扩展的连接方式所有芯片的片内地址线

5、、读/写控制线均对应地并接在一起，连接到CPU地址和控制总线的对应位上。同一地址区域内，不同芯片的片选信号连在一起，接到片选译码器的同一输出端；不同地址区域内的芯片的片选信号分别接到片选译码器的不同输出端不同地址区域内，同一位芯片的数据线对应地并接在一起，连接到数据总线的对应位上。不同位芯片的数据线分别连接到数据总线的不同位上。D0D3CSA0A9 WED0D3CSA0A9 WED0D3CSA0A9 WED0D3CSA0A9 WE A0A9D7D4D3D0R/W&1A10MREQ1字位同时扩展示意图（1K*4 2K*8）解决CPU和主存间速度、容量匹配问题的方法双端口存储器（空间并行技术）并行

6、主存系统（时间并行技术）高速缓冲存储器（5.5）虚拟存储技术（5.6）n个容量相同的存储器/存储体，它们具有各自的地址寄存器、数据线、时序，可以独立编址、同时工作。各自以等同的方式与CPU传送信息。理想情况下，如果程序段或数据块都是连续地在主存中存取，将大大提高主存的访问速度。各存储体的编址采用交叉编址方式，即将一套统一的编址，按序号交叉地分配给各个存储体。P146 图5-13数据总线数据总线0415263700000H00001HFFFFEHFFFFFH偶地址偶地址存储模块存储模块（低字节）（低字节）奇地址奇地址存储模块存储模块（高字节）（高字节）低低8位位高高8位位A19A1A0BHEA0特征特征0 00 0全字（规则字）传送全字（规则字）传送全字（规则字）传送全字（规则字）传送0 01 1在高在高在高在高8 8位进行字节传送位进行字节传送位进行字节传送位进行字节传送1 10 0在低在低在低在低8 8位进行字节传送位进行字节传送位进行字节传送位进行字节传送1 11 1无效无效无效无效BHE非规则字的传送需要非规则字的传送需要2个总线周期个总线周期存储器引脚接总线数据总线D15D0读写控制WE，OE访存选择M/IO地址总线A0A19存储体选择A0和BHE存储芯片片选CS