最新微处理器引脚与工作模式PPT课件.ppt

《最新微处理器引脚与工作模式PPT课件.ppt》由会员分享，可在线阅读，更多相关《最新微处理器引脚与工作模式PPT课件.ppt（44页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、微处理器引脚与工作模式微处理器引脚与工作模式认识认识8086/8088CPU40引脚引脚双排双排直插式直插式8086CPU最小模式下的引脚最小模式下的引脚信号介绍信号介绍学习引脚的意义学习引脚的意义l通过引脚，通过引脚，CPU与其他部件连接，以实现信息的传输与其他部件连接，以实现信息的传输l了解了解CPU的引脚信号对用户是十分重要的。如设计系统、学习新型的的引脚信号对用户是十分重要的。如设计系统、学习新型的或其他的微处理器。或其他的微处理器。学习每个（类）引脚时，重点关注：学习每个（类）引脚时，重点关注：l定义（名称）定义（名称）l方向（单向、双向方向（单向、双向)l电平有效极性（高电平，低电

2、平等）电平有效极性（高电平，低电平等）l状态（双态、三态信号状态（双态、三态信号)l功能功能l与其他部件的连接与其他部件的连接8086CPU最小模式下的引脚信最小模式下的引脚信号介绍号介绍1、地址、数据信号引脚（引线）、地址、数据信号引脚（引线）（1）AD15AD0：l定义：分时复用的地址定义：分时复用的地址/数据引脚（引线）数据引脚（引线）l方向：双向方向：双向l三态三态l功能：传输地址或数据功能：传输地址或数据当执行对存储器或当执行对存储器或IO接口读接口读/写操作时，首先写操作时，首先作为地址引脚输出作为地址引脚输出16位地址位地址A15A0，待地址，待地址信号稳定（被锁存）后，自动切换

3、为信号稳定（被锁存）后，自动切换为双向数双向数据线据线使用，传输使用，传输16位数据。位数据。l与其他部件连接与其他部件连接经过分离以后，分别与内存或经过分离以后，分别与内存或IO接口的地址接口的地址线线A15A0、数据线、数据线D15D0连接连接8086CPU最小模式下的引脚信最小模式下的引脚信号介绍号介绍(2)A19/S6A16/S3l定义：分时复用的地址定义：分时复用的地址/状态信号引脚状态信号引脚l方向：输出方向：输出l三态三态l功能：输出最高功能：输出最高4位地址位地址A19A16或状态信息或状态信息CPU对内存读对内存读/写时，输出最高写时，输出最高4位地址位地址A19A16，与与

4、A15A0组成组成20位物理地址位物理地址。其他时间输出状态信息（见教材其他时间输出状态信息（见教材33页）页）l对外连接对外连接与存储器的地址信号线连接与存储器的地址信号线连接8086CPU最小模式下的引脚信最小模式下的引脚信号介绍号介绍2、控制信号引脚、控制信号引脚（1）BHEl定义：高定义：高8位数据总线有效信号引脚位数据总线有效信号引脚l低电平有效低电平有效l输出输出l三态三态l功能：用于选择奇地址存储体。它与功能：用于选择奇地址存储体。它与A0配合实配合实现现CPU与内存按字或字节传输与内存按字或字节传输l对外连接对外连接连奇地址存储体的片选信号端（连奇地址存储体的片选信号端（SEL

5、）8086CPU最小模式下的引脚信最小模式下的引脚信号介绍号介绍2、控制信号引脚、控制信号引脚（2）RDl定义：读控制信号引脚定义：读控制信号引脚l低电平有效低电平有效l输出输出l三态三态l功能：有效时，表示功能：有效时，表示CPU正在执行对存储器或正在执行对存储器或IO接口的读操作。接口的读操作。l对外连接对外连接连存储器或连存储器或IO接口的接口的RD（或（或OE）端）端8086CPU最小模式下的引脚信最小模式下的引脚信号介绍号介绍2、控制信号引脚、控制信号引脚（3）WRl定义：写控制信号引脚定义：写控制信号引脚l低电平有效低电平有效l输出输出l三态三态l功能：有效时，表示功能：有效时，表

6、示CPU正在对存储器或正在对存储器或IO接接口进行写操作。口进行写操作。l对外连接：连存储器或对外连接：连存储器或IO接口的接口的WR（或（或WE）端端8086CPU最小模式下的引脚信最小模式下的引脚信号介绍号介绍2、控制信号引脚、控制信号引脚（4）M/IOl定义：对存储器定义：对存储器/IO接口访问时的接口访问时的选择选择信号引脚信号引脚l输出输出l三态三态l功能：功能：CPU区分对存储器访问还是对区分对存储器访问还是对IO接口访接口访问。为低电平（问。为低电平（M/IO=0）时：）时：CPU访问存储器访问存储器（M）；当为高电平（）；当为高电平（M/IO=1）时：访问）时：访问IO接口接口

7、（IO）。）。l对外连接：一般连接存储器或对外连接：一般连接存储器或IO接口的接口的片选片选信信号（号（CS）M/IO与与RD、WR的组合实现对存储器、的组合实现对存储器、IO接口的接口的读写操作：读写操作：M/IO、RD、WR 操操 作作 0 0 1CPU对对I/O接口进行读接口进行读 0 1 0CPU对对I/O接口进行写接口进行写 1 0 1CPU对存储器进行读对存储器进行读 1 1 0CPU对存储器进行写对存储器进行写单项选择题单项选择题当当8086CPU发出的控制信号为发出的控制信号为M/IO=1、RD=0、WR=1时，时，CPU完成的操作是（完成的操作是（）A.对内存写对内存写 B.

8、对内存读对内存读 C.对对I/O端口读端口读 D.对对I/O端口写端口写8086CPU最小模式下的引脚信最小模式下的引脚信号介绍号介绍2、控制信号引脚、控制信号引脚（5）ALEl定义：地址锁存允许控制信号引脚定义：地址锁存允许控制信号引脚l输出输出l高电平有效（正脉冲，其下降沿为锁存信号）高电平有效（正脉冲，其下降沿为锁存信号）l功能：对当前功能：对当前16位地址位地址/数据复用总线上输出的数据复用总线上输出的地址信号和地址信号和BHE信号进行锁存，从而实现地址信号进行锁存，从而实现地址和数据信号的分离。和数据信号的分离。l对外连接：连接对外连接：连接地址锁存器（地址锁存器（8282）的选通信

9、的选通信号（号（STB）端。）端。8086CPU最小模式下的引脚信最小模式下的引脚信号介绍号介绍2、控制信号引脚、控制信号引脚（6）DT/Rl定义：数据收发（传输方向）控制信号引脚定义：数据收发（传输方向）控制信号引脚l输出输出l三态三态l功能：功能：CPU用于控制数据传输方向。用于控制数据传输方向。为高电平（为高电平（DT/R=1）时：表示由）时：表示由CPU输出数据，为低输出数据，为低电平时，电平时，CPU接收数据。接收数据。l对外连接：连接数据总线的对外连接：连接数据总线的双向数据收发器双向数据收发器（如（如8286）的方向控制信号（）的方向控制信号（T）端。）端。8086CPU最小模式

10、下的引脚信最小模式下的引脚信号介绍号介绍2、控制信号引脚、控制信号引脚（7）DENl定义：数据传输允许控制信号引脚定义：数据传输允许控制信号引脚l输出输出l低电平有效低电平有效l三态三态l功能：功能：有效时表示有效时表示CPU允许其他部件发送或接允许其他部件发送或接收数据，无效时收数据，无效时CPU禁止发送或接收数据禁止发送或接收数据l对外连接：连数据收发器（对外连接：连数据收发器（8286）的允许输出）的允许输出信号（信号（OE）端。）端。补充例题补充例题问答题：在最小模式下，当8086CPU要向内存写入一个规则字（如1234H）时，下列控制信号应输出什么电平？RD、WR、M/IO、DT/R

11、、DEN、ALE、BHE8086CPU最小模式下的引脚信最小模式下的引脚信号介绍号介绍 2、控制信号引脚、控制信号引脚（8）MN/MXl定义：定义：CPU最小、最大模式设置信号引最小、最大模式设置信号引脚脚l输入输入l功能：当为低电平（接地）时，设置功能：当为低电平（接地）时，设置CPU工作于最大模式；为高电平（接工作于最大模式；为高电平（接+5V）时，设置）时，设置CPU工作于最小模式。工作于最小模式。8086CPU最小模式下的引脚信最小模式下的引脚信号介绍号介绍2、控制信号引脚、控制信号引脚（9）RESETl定义：系统复位信号引脚定义：系统复位信号引脚l输入（由外部复位电路产生）输入（由外

12、部复位电路产生）l高电平有效高电平有效l功能：有效时，使功能：有效时，使CPU完成复位，重启系统。完成复位，重启系统。复位包含以下工作：复位包含以下工作：一些寄存器（如一些寄存器（如FR、IP、DS、SS、ES等）等）被清零；被清零；清空指令队列清空指令队列CS寄存器置为寄存器置为FFFFH，IP置为置为0000H。即。即CPU复位后从物理地址复位后从物理地址FFFF0H处开始执行处开始执行程序（指令）程序（指令）单选题：8086CPU在复位重新启动时，执行的第一条指令的物理地址为 。A.00000H B.FFFFFH C.FFFF0H D.0FFFFH8086CPU最小模式下的引脚信最小模式

13、下的引脚信号介绍号介绍2、控制信号引脚、控制信号引脚（10）READYl定义：定义：“准备好准备好”信号引脚（协调信号引脚（协调CPU与内存或与内存或IO接口进行数据传输的接口进行数据传输的联络信号联络信号）l输入（由内存或输入（由内存或IO接口送来）接口送来）l高电平有效高电平有效l功能：当功能：当CPU收到收到READY为高电平信号时，表为高电平信号时，表明内存或明内存或IO接口已准备就绪，接口已准备就绪，CPU可以读写数可以读写数据；否则，据；否则，CPU不可以读写数据，等待。不可以读写数据，等待。当快速的当快速的CPU与慢速的内存或与慢速的内存或IO接口之间传输数据时，接口之间传输数据

14、时，CPU必须先判断该信号。必须先判断该信号。l对外连接：连存储器或对外连接：连存储器或IO接口的接口的“准备好准备好”电路。电路。8086CPU最小模式下的引脚信最小模式下的引脚信号介绍号介绍3、电源与时钟引脚、电源与时钟引脚（1）Vcc、GND（2）CLK 由时钟电路（如由时钟电路（如8284芯片）提供芯片）提供CPU的的工作时钟，用于内部定时。工作时钟，用于内部定时。2.3.2 最小工作模式下总线生成最小工作模式下总线生成（最小系统配置）（最小系统配置）在最小模式的系统中，还有其他支持系统工作在最小模式的系统中，还有其他支持系统工作的硬件组件（地址锁存器的硬件组件（地址锁存器8282、数

15、据收发器、数据收发器8286等）等）l8086CPU外部引脚中有外部引脚中有16条分时复用的地址条分时复用的地址/数据数据信号线信号线AD15AD0。需分离！。需分离！lCPU的驱动能力（所带门电路的个数）有限。需要的驱动能力（所带门电路的个数）有限。需要驱动。驱动。方法：方法：l采用采用3态驱动的锁存器（如态驱动的锁存器（如8282、74LS373等）对地址信号进行等）对地址信号进行锁存（分离）与驱动锁存（分离）与驱动l采用采用3态驱动的双向数据收发器（如态驱动的双向数据收发器（如8286、74LS245等）对数据信号进行等）对数据信号进行驱动、隔离、驱动、隔离、传输方向控制传输方向控制。2

16、.3.2 最小工作模式下总线生成最小工作模式下总线生成（最小系统配置）（最小系统配置）地址锁存器地址锁存器8282的功能特性的功能特性l具有8个数据输入8个数据输出的3态驱动的锁存器lSTB：选通控制信号。为高电平（“1”）时：锁存器输出端将随输入端变化；为低电平（“0”）时：输出端将被锁存在已经建立起的数据电平上（即输出端不再随输入端变化！）选通选通STB输入输入I1-I8I1-I8输出输出O1O8 1 AA 0 X（任意）（任意）原来的值（锁存）原来的值（锁存）锁存器8282的功能表8282I1I2I8O1O2O8STBOE地址(CPU)ALE2.3.2 最小工作模式下总线生成最小工作模式

17、下总线生成（最小系统配置）（最小系统配置）数据收发器数据收发器8286的功能特性的功能特性l8输入输出、双向、输入输出、双向、3态、驱动态、驱动lT：方向控制信号：方向控制信号,输入输入lOE：“输出允许输出允许”控制信号控制信号A1A2A8B1B2B8TOE(CPU)DT/R(CPU)DEN82868286的功能表的功能表 OE T 工 作 0 0 B数据 A总线 0 1 A数据 B总线 1 X 隔离（高阻）CPU在最在最小模小模式下式下的总的总线生线生成成（配（配置）置）A19A0D15D0地址锁存与数据收发工作原理地址锁存与数据收发工作原理以以读存储器读存储器为例：为例：CPU首先输出首

18、先输出20位地址位地址信号信号A19A0、ALE为高为高（“1”），地址通过锁存器），地址通过锁存器8282输出（此时输出随输输出（此时输出随输入变化）。入变化）。当当ALE由由10时，时，8282锁存输出的地址信号锁存输出的地址信号，地址，地址信号稳定。信号稳定。CPU的分时复用的引脚的分时复用的引脚AD15AD0作为数据线作为数据线，经，经过数据收发器过数据收发器8286数据总线数据总线D15D0，实现与内存的，实现与内存的数据传输。地址与数据信号数据传输。地址与数据信号被分离被分离。CPU通过数据收发器和数据线通过数据收发器和数据线D15D0与存储器传输与存储器传输数据（以读为例），发出

19、以下控制信号数据（以读为例），发出以下控制信号：lDEN=0、DT/R=0、M/IO=1、RD=0、BHE=0（规则字）（规则字）总结总结8086CPU最小模式下总最小模式下总线的形成方法线的形成方法地址总线（地址总线（AB）的形成：）的形成：l通过地址锁存器通过地址锁存器8288（3片），在片），在CPU的的ALE信信号控制下，完成号控制下，完成20位地址信号位地址信号A19A0和和BHE信信号的锁存输出。号的锁存输出。（完成地址信号与数据信号分（完成地址信号与数据信号分离）离）数据总线（数据总线（DB）的形成：）的形成：lAD15AD0直接与数据收发器直接与数据收发器8286（2片）相连，

20、片）相连，由由CPU的的DT/R和和DEN信号控制。信号控制。（注意它的驱（注意它的驱动、隔离功能）动、隔离功能）控制总线（控制总线（CB）的形成）的形成l由由CPU的控制信号引脚直接引出的控制信号引脚直接引出课后作业课后作业习题习题22.12.42.62.72.9CPU的最大模式的最大模式(多处理器模式多处理器模式)下的引脚信号下的引脚信号系统中一般包括多个微处理器；其中系统中一般包括多个微处理器；其中8086/8088为主处为主处理器，其他的为后援处理器理器，其他的为后援处理器(协处理器协处理器)MN/MX引脚接地，引脚接地，CPU即被设置为最大模式即被设置为最大模式最大模式下总带有一个最

21、大模式下总带有一个总线控制器总线控制器8288；总线的控制；总线的控制信号由信号由CPU和和8288共同产生共同产生8288的基本作用是替代的基本作用是替代CPU的总线控制功能；使总线的总线控制功能；使总线控制的能力更强大；输入的是控制的能力更强大；输入的是CPU送出的送出的“状态信号状态信号”；而输出的是；而输出的是“控制信号控制信号”CPU在最在最大模大模式下式下的总的总线生线生成与成与配置配置总线控制器总线控制器8288状态信号输入状态信号输入:状态输入信号状态输入信号S2、S1、S0 由由8086CPU送来送来总线控制器总线控制器8288接收接收8086CPU发出的发出的S2、S1、S

22、0 后，后，发出相应的总线命令信号发出相应的总线命令信号 总线控制器总线控制器8288命令信号输出命令信号输出:总线控制器总线控制器8288接收接收CUP送来的状态信送来的状态信号号 S2、S1、S0 后，发出相应的命令信号，以后，发出相应的命令信号，以实现对存储器和实现对存储器和I/O接口的读接口的读/写操作写操作命令信号都是低电平有效命令信号都是低电平有效 总线控制器总线控制器8288控制信号输入控制信号输入(来自其他芯片来自其他芯片)lCLK时钟信号；与时钟信号；与CPU使用相同时钟，同步使用相同时钟，同步lCEN命令允许信号；低电平时，所有由命令允许信号；低电平时，所有由8288发出的

23、发出的命令信号及部分控制信号均命令信号及部分控制信号均“无效无效”lAEN地址允许信号；用于多总线结构，控制多总线地址允许信号；用于多总线结构，控制多总线的同步的同步lIOB总线方式控制信号；低电平时总线方式控制信号；低电平时8288工作于系统工作于系统总线方式；高电平时为总线方式；高电平时为I/O总线方式总线方式总线控制器总线控制器8288控制信号输出控制信号输出:总线控制器总线控制器8288的输出控制信号包括：的输出控制信号包括：ALE 为地址锁存允许信号为地址锁存允许信号 DEN 为数据总线允许信号为数据总线允许信号 DT/R 为数据发送为数据发送/接收信号接收信号 MCE/PDEN 具

24、有两种功能：当具有两种功能：当8288为系统总为系统总线方式，用线方式，用MCE作为级联允许信号；当作为级联允许信号；当8288为为I/O总线方式，用总线方式，用PDEN 作为外设数据传送允许信号作为外设数据传送允许信号 总线控制器总线控制器8288总总线线控控制制器器8288根根据据CPU送送来来的的状状态态信信号号S2 S1 S0（对对其其译译码码）发发出出对对存存储储器器和和I/O操作的控制信号。操作的控制信号。CPU的最大模式的最大模式(多处理器模式多处理器模式)下的引脚信号下的引脚信号 RQ/GT0：总线请求总线请求/总线请求允许总线请求允许 RQ/GT1：总线请求总线请求/总线请求

25、允许总线请求允许供供CPU以外的两个协处理器用来发出使用以外的两个协处理器用来发出使用总线的请求以及接收总线的请求以及接收CPU对请求的回答；对请求的回答；其中其中RQ/GT0的优先权高于的优先权高于RQ/GT1双向传递信号，输入是请求；输出是响应；双向传递信号，输入是请求；输出是响应；均低电平有效均低电平有效CPU的最大模式的最大模式(多处理器多处理器模式模式)下的引脚信号下的引脚信号CPU的最大模式的最大模式(多处理器模式多处理器模式)下的引脚信号下的引脚信号lLOCK：总线封锁信号总线封锁信号,当其有效时当其有效时,别的总线主别的总线主设备不能占用总线；为设备不能占用总线；为CPU独占独

26、占lQS1,QS0：指令队列状态信号指令队列状态信号,意义如下意义如下:l QS1 QS0l 0 0 无操作无操作l 0 1 从指令队列中第一字节中取走代码从指令队列中第一字节中取走代码l 1 0 队列空队列空l 1 1 除取走第一字节外除取走第一字节外,还取走还取走 了后续字节中的代码了后续字节中的代码引脚内容的小结引脚内容的小结l复用传送与单一传送复用传送与单一传送l双向传送与单向传送双向传送与单向传送l双态信号传送与三态信号传送双态信号传送与三态信号传送l传送地址信号传送地址信号l传送数据信号传送数据信号l传送控制操作信号传送控制操作信号l传送电源与时钟信号传送电源与时钟信号控制数据传送控制数据传送控制中断的请求与响应控制中断的请求与响应系统的工作状态信号系统的工作状态信号部分信号与工作模式有关部分信号与工作模式有关引脚信号的图示引脚信号的图示