第6章电子电路故障资料优秀PPT.ppt

《第6章电子电路故障资料优秀PPT.ppt》由会员分享，可在线阅读，更多相关《第6章电子电路故障资料优秀PPT.ppt（63页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第六章第六章 可测性设计可测性设计(DFT+BIST)重要性重要性现代数字系统的现代数字系统的零故障概念：零故障概念：MTBF,MTTR 零故障零故障利用测试技术已难以解决，从利用测试技术已难以解决，从而提出了可测性设计问题！而提出了可测性设计问题！电子科大电子科大可测性设计的概念可测性设计的概念u可测性设计：可测性设计：DFT（Design for Testability）u基本思想：将测试的思想加入电路的设计当中。基本思想：将测试的思想加入电路的设计当中。u方法：干脆对电路硬件组成单元进行测试；降方法：干脆对电路硬件组成单元进行测试；降低测试的困难性低测试的困难性；改进其可限制性和可视察性

2、；改进其可限制性和可视察性；添加自检测模块，使测试具有智能化和自动；添加自检测模块，使测试具有智能化和自动化化。电子科大电子科大可测性设计的概念可测性设计的概念电子科大电子科大可测性设计的概念可测性设计的概念u目标：目标：u 1.无冗余逻辑；无冗余逻辑；u 2.增加可限制性和可视察性；增加可限制性和可视察性；u 3.使测试生成更简洁使测试生成更简洁；u 4.提高测试质量提高测试质量；u 5.削减对原始电路的影响。削减对原始电路的影响。电子科大电子科大可测性设计的重要性可测性设计的重要性电子科大电子科大可测性设计的重要性可测性设计的重要性u因此，提出可测性设计问题：因此，提出可测性设计问题：u在

3、在VLSI及系统设计时，就必需考虑系统测试的可能性和便利性；及系统设计时，就必需考虑系统测试的可能性和便利性；u接受可测性设计后，可大大降低测试费用。例如，削减接受可测性设计后，可大大降低测试费用。例如，削减4/5测试成测试成本，取得上千万美元的效益；本，取得上千万美元的效益；u系统牢靠性提高，高质量系统；系统牢靠性提高，高质量系统；u已有已有IEEE-1149标准（标准（BST）；）；u实现零故障；实现零故障；u美国规定无可测性设计的产品不许生产！美国规定无可测性设计的产品不许生产！电子科大电子科大可测性设计的重要性可测性设计的重要性u成果列表：成果列表：电子科大电子科大十几个相关博士课题；

4、十几个相关博士课题；国内外期刊发表相关文国内外期刊发表相关文章章100多篇多篇可测性设计的重要性可测性设计的重要性电子科大电子科大边界扫描测试系统示意图边界扫描测试系统示意图二二.可测性设计基础可测性设计基础输输入入测测试试矢矢量量输输出出响响应应矢矢量量可测性设计的基本模型可测性设计的基本模型可测性设计的基本模型可测性设计的基本模型被测被测系统系统电子科大电子科大可测性设计的方法可测性设计的方法电子科大电子科大可测性设计可测性设计的主要的主要方法方法针对电路的特地设计方法针对电路的特地设计方法（ad-hoc）扫描设计方法扫描设计方法 内建自测试内建自测试（Built-In Self-Test

5、）可测性设计的方法可测性设计的方法针对电路的特地设计方法（针对电路的特地设计方法（ad-hoc）:特地测试设计是针对某一特定的电路，对其进行修改，特地测试设计是针对某一特定的电路，对其进行修改，使其便于测试。常用的方法有：大型序列电路的分块使其便于测试。常用的方法有：大型序列电路的分块方法，增加测试点，加入多路选择器和供应状态复位方法，增加测试点，加入多路选择器和供应状态复位等。等。特地测试设计是设计者长年设计积累的设计技巧，对于特地测试设计是设计者长年设计积累的设计技巧，对于解决困难电路的测试还是相当有效的。解决困难电路的测试还是相当有效的。电子科大电子科大可测性的测度可测性的测度u可测性测

6、度的定义：可测性测度是表可测性测度的定义：可测性测度是表征系统可测试性难易程度的一个量；征系统可测试性难易程度的一个量；u可测性测度分：可测性测度分：u可限制性：输入端对系统内指定点的可限制性：输入端对系统内指定点的限制实力；限制实力；ucc0（n)-组合电路组合电路n点点0的可限的可限制性；制性；ucc1(n)-组合电路组合电路n点点1的可限制的可限制性；性；usc0(n)-时序电路时序电路n点点0的可限制的可限制性；性；usc1(n)-时序电路时序电路n点点1的可限制的可限制性；性；u可观测性：输出端对系统内部指定点可观测性：输出端对系统内部指定点的观测实力；的观测实力；uco(n)-组合

7、电路组合电路n点的可观测性；点的可观测性；uso(n)-时序电路时序电路n点的可观测性；点的可观测性；输入端输入端输出端输出端uVLSI或系统或系统VLSI或系统或系统n电子科大电子科大系统可测性计算系统可测性计算u系统可限制性的计算系统可限制性的计算u从原始输入端从原始输入端-电路描电路描述述-单元可限制性计算；单元可限制性计算；u系统可观测性计算系统可观测性计算u从原始输出端从原始输出端-电路描电路描述述-单元可观测性计算；单元可观测性计算；u系统可测性计算系统可测性计算-累加累加cc(n),co(n),u sc(n),so(n);u推断：推断：u假如假如 cc(n),sc(n)很大，则很

8、大，则n点点不行控；不行控；u假如假如 co(n),so(n)很大，则很大，则n点点不行测；不行测；u应改善电路设计，或增加测试应改善电路设计，或增加测试点或限制点点或限制点u明显，要对一个系统全部节点进行计明显，要对一个系统全部节点进行计算是很麻烦的。美国算是很麻烦的。美国sandia国家试验国家试验室研制了室研制了SCOAP可测性分析软件，可测性分析软件，作为作为CAD的一个部分，很有用。的一个部分，很有用。uTERADYNE(泰瑞达泰瑞达)的可测性设计系统及的可测性设计系统及软件软件:BST：VICTORY；功能测试：功能测试：l323,l393,9000系列；系列；组合电路测试：组合电

9、路测试：L321，L353，8800系列系列；超大规模集成测试系统：超大规模集成测试系统：J750最高测试速率：最高测试速率：100MHz通道数：通道数：64ch-1024ch；过程测试：过程测试：Z1803，Z1880；测试程序开发：测试程序开发：LASAR；uMantech，Praxa；uTexas，compaq;电子科大电子科大可测性的测度可测性的测度电子科大电子科大可测性改善设计可测性改善设计算法流程算法流程逻辑功能设计逻辑功能设计可测性计算可测性计算可测性限值推断？可测性限值推断？改善设计改善设计结束结束超限超限例：一电路共例：一电路共19个节点，个节点，累计累计cc（I)=166

10、而而cc（8）=35，差！，差！在该处插入与门，在该处插入与门，则，则，cc(8)=2 累计累计cc(I)=133,得到改进！得到改进！例图（略）电子科大电子科大可测性设计的基本方法可测性设计的基本方法u简易可测性设计简易可测性设计u增加测试点和必要的输入点；增加测试点和必要的输入点；u提高时序系统的初始状态的实力；提高时序系统的初始状态的实力；u隔离冗余电路；隔离冗余电路；u断开逻辑的反馈线；断开逻辑的反馈线；u隔离内部时钟（限制外部时钟）；隔离内部时钟（限制外部时钟）；u改善可测性设计改善可测性设计u结构可测性设计结构可测性设计u电平灵敏设计；电平灵敏设计；u扫描通路设计；扫描通路设计；u

11、扫描扫描/置入逻辑设计；置入逻辑设计；u随机存取扫描设计；随机存取扫描设计；u随机存取扫描设计；随机存取扫描设计；uReed-Muller结构等；结构等；u内测试设计内测试设计u伪随机码发生器；伪随机码发生器；u信号特征分析器；信号特征分析器；u边缘扫描测试边缘扫描测试基本结构基本结构被测被测VLSI或系统或系统系统输入系统输入系统输出系统输出测试附测试附加输入加输入测试附测试附加输出加输出电子科大电子科大可测性设计的方法可测性设计的方法扫描测试技术扫描测试技术 电子科大电子科大可测性设计的方法可测性设计的方法扫描测试技术：扫描测试技术：u扫描设计类型 全扫描全扫描(Full Scan)部分扫

12、描部分扫描(Partial Scan)其他类型其他类型电子科大电子科大可测性设计的方法可测性设计的方法n 全扫描技术就是将电路中全部的触发器用可扫描触发器替代，使得全全扫描技术就是将电路中全部的触发器用可扫描触发器替代，使得全部的触发器在测试的时候链接成一个移位寄存器链，称为扫描链。部的触发器在测试的时候链接成一个移位寄存器链，称为扫描链。n全扫描技术可以显著的削减测试生成的困难度和测试费用，但这是以牺全扫描技术可以显著的削减测试生成的困难度和测试费用，但这是以牺牲芯片面积和降低系统速度为代价的。牲芯片面积和降低系统速度为代价的。n 电子科大电子科大可测性设计的方法可测性设计的方法n部部分分扫

13、扫描描的的方方法法是是只只选选择择一一部部分分触触发发器器构构成成扫扫描描链链，降降低低了了扫扫描描设设计计的的芯芯片片面面积积开开销销，削削减减了了测测试试时时间间。其其关关键键技技术术在在于于如如何何选选择择触触发发器器。对对部部分分扫扫描描技技术术的的探探讨讨主主要要在在于于如如何何削削减减芯芯片片面面积积、降降低低对对电电路路性性能能的的影影响，提高电路的故障覆盖率和减小测试矢量生成的困难度等方面。响，提高电路的故障覆盖率和减小测试矢量生成的困难度等方面。n边边界界扫扫描描技技术术是是各各IC制制造造商商支支持持和和遵遵守守的的一一种种扫扫描描技技术术标标准准，起起先先主主要要用用于于

14、对对印印刷刷电电路路板板的的测测试试，它它供供应应一一个个标标准准的的测测试试接接口口简简化化了了印印刷刷电电路路板板的的焊焊接接质质量量测测试试。它它是是在在IC的的输输入入输输出出端端口口处处放放置置边边界界扫扫描描单单元元，并并把把这这些些扫扫描描单单元元依依次次连连成成扫扫描描链链，然然后后运运用用扫扫描描测测试试原原理理视视察察并并限限制制芯芯片边界的信号。边界扫描技术也可用于对系统芯片进行故障检测片边界的信号。边界扫描技术也可用于对系统芯片进行故障检测 电子科大电子科大扫描结构类型 多路选择触发器扫描(Multiplexed Flip-Flop Scan)时钟型扫描(Clocked

15、 Scan)LSSD扫描(Level-Sensitive Scan Design)可测性设计的方法可测性设计的方法电子科大电子科大扫描结构类型扫描结构类型 多路选择触发器扫描多路选择触发器扫描(Multiplexed Flip-Flop Scan)时钟型扫描时钟型扫描(Clocked Scan)LSSD扫描扫描(Level-Sensitive Scan Design)可测性设计的方法可测性设计的方法n多路选择器型的触发器多路选择器型的触发器电子科大电子科大可测性设计的方法可测性设计的方法n专用时钟扫描单元专用时钟扫描单元 电子科大电子科大电平敏感扫描设计电平敏感扫描设计 电平敏感扫描（电平敏感

16、扫描（LSSD扫描设计，扫描设计，Level Sensitive Scan design）单元有）单元有3种方式：单锁种方式：单锁存器、双锁存器、专用时钟限制锁存器存器、双锁存器、专用时钟限制锁存器：单锁存单锁存LSSD：增加了一个数据输入端、两个时：增加了一个数据输入端、两个时钟输入端钟输入端 电平敏感扫描设计电平敏感扫描设计u单锁存器单锁存器LSSD的特征是：的特征是：u a)对电路性能的影响可以忽视；对电路性能的影响可以忽视；u b)较高的面积代价。用一个较高的面积代价。用一个LSSD单元替单元替换一个简洁换一个简洁 的锁存器将会增加的锁存器将会增加100或者更或者更多时序逻辑的面积。增

17、加的主测试时钟和从多时序逻辑的面积。增加的主测试时钟和从测试时钟也增加了布线的面积（与多路选择测试时钟也增加了布线的面积（与多路选择器型的触发器扫描类型相比）；器型的触发器扫描类型相比）；u c)支持带有异步复位和清零端的锁存器；支持带有异步复位和清零端的锁存器；u 电平敏感扫描设计电平敏感扫描设计n双锁存器双锁存器LSSD：电平敏感扫描设计电平敏感扫描设计n双锁存器双锁存器LSSD：na)对电路性能的影响可以忽视；对电路性能的影响可以忽视；nb)较低的面积增加量（较低的面积增加量（15%-30%）；）；nc)支持具有异步复位和清零端的锁存器；支持具有异步复位和清零端的锁存器；电平敏感扫描设计

18、电平敏感扫描设计n专用时钟限制的专用时钟限制的LSSD：电平敏感扫描设计电平敏感扫描设计u专用时钟限制的专用时钟限制的LSSD：ua)对电路性能的影响可以忽视对电路性能的影响可以忽视ub)中等的面积开销。一个扫描单元的面积比中等的面积开销。一个扫描单元的面积比基本的触发器增加基本的触发器增加40%-80%。布线面积也。布线面积也会因为两个测试时钟的加入而有所增加。会因为两个测试时钟的加入而有所增加。边缘扫描测试（边缘扫描测试（BST）基本结构）基本结构边缘扫描测试（边缘扫描测试（BST-Boundary Scan Test);结构：结构：标准四总线结构：标准四总线结构：TDI-数据输入端；数据

19、输入端；TDO-数据输出端；数据输出端；TMS-测试方式选择输入端；测试方式选择输入端；TCK-测试时钟输入端；测试时钟输入端；边缘扫描寄存器（边缘扫描寄存器（BSR）测试数据移位寄存器测试数据移位寄存器协助寄存器（器件识别，旁路）协助寄存器（器件识别，旁路）指令寄存器指令寄存器限制器限制器多路转换器多路转换器结构结构边缘扫描寄存器边缘扫描寄存器多路转换器多路转换器限制器限制器旁路旁路器件识别器件识别指令寄存器指令寄存器多多路路转转换换器器数数据据寄寄存存器器TDOTCKTMSTDI系统逻辑系统逻辑IC电子科大电子科大边缘扫描测试（边缘扫描测试（BST）基本结构）基本结构TCK核心逻辑核心逻辑

20、测试互连线TDOTDITDO管脚TAP控制器TAP控制器JTAG测试仪TMSTDI边界扫描基本体系结构边缘扫描测试（边缘扫描测试（BST）基本结构）基本结构边缘扫描测试（边缘扫描测试（BST）基本结构）基本结构边缘扫描测试（边缘扫描测试（BST）基本结构）基本结构边缘扫描测试（边缘扫描测试（BST）基本结构）基本结构边缘扫描测试（边缘扫描测试（BST）基本结构）基本结构 EP2C5Q208边界扫描测试代码边界扫描测试代码int main()/调用供应的动态链接库函数，验证动态链接库是否链接正确调用供应的动态链接库函数，验证动态链接库是否链接正确 if(test(0 x0202)!=0 x020

21、2)printf(动态链接库链接失败动态链接库链接失败n);return 0;out_buf0=0;out_buf1=0;in_buf0=0;in_buf1=0;TAPtest();/TAP完整性测完整性测 IDtest();/芯片芯片ID码检测码检测 IDCODEtest();/手动输入获得手动输入获得IDCODE BYPASS();/旁路测试旁路测试 SAMPLE_Test();/采样测试采样测试 EXTEST();/外测试外测试边缘扫描测试（边缘扫描测试（BST）基本结构）基本结构边缘扫描测试（边缘扫描测试（BST）基本结构）基本结构 attribute INSTRUCTION_LENG

22、TH of ep2c5Q208:entity is 10;attribute INSTRUCTION_OPCODE of ep2c5Q208:entity is BYPASS (1111111111),&EXTEST (0000001111),&SAMPLE (0000000101),&IDCODE (0000000110),&USERCODE (0000000111),&CLAMP (0000001010),&HIGHZ (0000001011),&CONFIG_IO (0000001101);attribute INSTRUCTION_CAPTURE of ep2c5Q208:entity

23、 is 0101010101;attribute IDCODE_REGISTER of ep2c5Q208:entity is 0000&-4-bit Version 00001101110&-11-bit Manufacturers Identity 1;-Mandatory LSB边缘扫描测试（边缘扫描测试（BST）基本结构）基本结构边缘扫描寄存器（边缘扫描寄存器（BSR）由移位寄存器串接而成，扫描结构；由移位寄存器串接而成，扫描结构；测试码由测试码由TDI输入，并扫描；输入，并扫描；工作受指令寄存器（工作方式）及多工作受指令寄存器（工作方式）及多路开关限制；路开关限制；单元结构（如图）；

24、单元结构（如图）；工作方式（如图）；工作方式（如图）；测试数据移位寄存器（测试数据移位寄存器（UDTR）与边缘扫描寄存器和系统内部逻辑相与边缘扫描寄存器和系统内部逻辑相连；连；串入（串入（TDI）并出产生测试码；）并出产生测试码；并入并出由边缘扫描寄存器产生测试并入并出由边缘扫描寄存器产生测试码；码；并入串出（并入串出（TDO）输出测试响应；推）输出测试响应；推断测试结果；断测试结果；单元结构及工作方式单元结构及工作方式I/O并入并入串出串出并出并出串入串入并入并出并入并出串入串出串入串出并入串出并入串出串入并出串入并出电子科大电子科大边缘扫描测试（边缘扫描测试（BST）基本结构）基本结构协助

25、寄存器协助寄存器识别寄存器识别寄存器-用于寄存表征扫描寄存器及内用于寄存表征扫描寄存器及内部逻辑的识别码（设计时给出）；部逻辑的识别码（设计时给出）；旁路寄存器旁路寄存器-将不参与扫描的移位寄存器旁将不参与扫描的移位寄存器旁路，以节约扫描时间；路，以节约扫描时间；指令寄存器指令寄存器向各数据寄存器发出各种操作码，确定工向各数据寄存器发出各种操作码，确定工作方式；作方式；限制器限制器受受TMS和和TCK限制；限制；产生复位，测试，启动等信号；产生复位，测试，启动等信号；更新数据寄存器内容；更新数据寄存器内容；移位数据寄存器中的数据；移位数据寄存器中的数据；将测试响应装入数据寄存器；将测试响应装入

26、数据寄存器；多路转换器多路转换器变更各种数据的传输方向；变更各种数据的传输方向；识别识别旁路结构旁路结构 IC内部内部逻辑逻辑识别寄存器识别寄存器 IC内部逻辑内部逻辑此部分此部分逻辑不测逻辑不测旁路旁路电子科大电子科大边缘扫描测试（边缘扫描测试（BST）工作方式）工作方式u工作方式工作方式内部测试方式内部测试方式测试电路板上各集成电路的故测试电路板上各集成电路的故障；障；外部测试方式外部测试方式测试电路板上各集成电路间连测试电路板上各集成电路间连线的故障线的故障-短路，开路；短路，开路；实时测试方式实时测试方式电路板正常工作时，监视电路电路板正常工作时，监视电路板上的数据流（可能会使电路板上

27、的数据流（可能会使电路板工作速度降低）；板工作速度降低）；电路板正常工作方式电路板正常工作方式边缘扫描电路不影响电路板的边缘扫描电路不影响电路板的正常工作；正常工作；内部测试方式内部测试方式外部测试方式外部测试方式TDITCKTMSTDOIC1IC2IC31000110电子科大电子科大边缘扫描测试（边缘扫描测试（BST）的级联）的级联单片单片VLSI测试测试-基础！基础！系统级测试系统级测试ICTDITMSTCKTDOICICICICICIC板级测试板级测试电路板电路板电路板电路板电路板电路板TDITDOTDITDO电子科大电子科大边缘扫描测试的特点边缘扫描测试的特点u互通性强互通性强u国际标

28、准国际标准u降低了测试系统的要求，降低了测试成本；降低了测试系统的要求，降低了测试成本；u测试实力强测试实力强u只增加只增加4根总线；根总线；u故障诊出率达故障诊出率达100%;u可测试范围广（三级诊断结构）可测试范围广（三级诊断结构）u单片单片IC；uMCM；u电路板；电路板；u仪器或系统仪器或系统u缩短产品设计周期缩短产品设计周期u削减了产品的测试时间；削减了产品的测试时间；u节约了现场测试；节约了现场测试；u削减了人力，物力削减了人力，物力IC的边缘扫描的边缘扫描测试是基础！测试是基础！电子科大电子科大边缘扫描测试的发展边缘扫描测试的发展uIEEE Std 1149.1uIEEE Std

29、 1149.4uIEEE Std 1149.5uIEEE Std 1149.6uIEEE Std 1149.7 1.IEEE Std 1149.1-1990是边界扫描的第一个协议，它拉开了边界扫描技术推广是边界扫描的第一个协议，它拉开了边界扫描技术推广与运用的序幕。与运用的序幕。IEEE Std 1149.4是对是对1149.1的一个补充，使得模拟耦合方式的测试成为可能。的一个补充，使得模拟耦合方式的测试成为可能。1149.6则在以上两个协议的基础上，扩充了指令集，增加了沟通耦合通路和差分则在以上两个协议的基础上，扩充了指令集，增加了沟通耦合通路和差分通路的测试实力。通路的测试实力。边界扫描协

30、议边界扫描协议IEEE Std 1149.5中定义的中定义的MTM总线结构，为扫描测试向网络化方面总线结构，为扫描测试向网络化方面的发展奠定了基础。主模块和从模块之间的默契，为远程测试做下了铺垫。的发展奠定了基础。主模块和从模块之间的默契，为远程测试做下了铺垫。1149.6的提出，完善了混合系统测试的方法，使得电路中几乎全部的模块可以相的提出，完善了混合系统测试的方法，使得电路中几乎全部的模块可以相互连接，统一在主测试模块的管辖之下。互连接，统一在主测试模块的管辖之下。Agilent公司的芯片已经可以实现公司的芯片已经可以实现1149.6所要求的功能，完全支持所要求的功能，完全支持1149.6

31、的沟通测试模式。的沟通测试模式。1149.7并行扫描并行扫描电子科大电子科大边缘扫描测试的发展边缘扫描测试的发展简单互连扩充的互连方式单端传送模拟驱动器模拟驱动器模拟驱动器数字驱动器差分驱动器（模拟的或数字的）模拟驱动器模拟驱动器模拟驱动器数字驱动器差分驱动器（模拟的或数字的）差分互连单端接收在1149.4中支持的互连IC1IC2内测试设计（内测试设计（BIST）u基本概念基本概念-在系统设计时在系统设计时就将测试电路设计到系就将测试电路设计到系统中，并供应特定的测统中，并供应特定的测试状态。试状态。u内测试也称内测试也称“内建自测内建自测试试”uBIST-Built-In Self-Test

32、BIST的优点的优点 降低测试和维护成本降低测试和维护成本 降低测试向量的存储和维护成本降低测试向量的存储和维护成本 只须要较简洁便宜的只须要较简洁便宜的ATE 可以并行测试多个单元可以并行测试多个单元 更短的测试时间更短的测试时间 可以真速测试可以真速测试电子科大电子科大内测试设计（内测试设计（BIST）内测试结构内测试结构电子科大电子科大TPG-用来产生待测电路所须用来产生待测电路所须要的测试向量，可以运要的测试向量，可以运用线性反馈移位寄存器用线性反馈移位寄存器（LFSR）、计数器）、计数器（Counter）或只读存储）或只读存储器（器（ROM）等方式来产）等方式来产生测试向量。生测试向

33、量。TAE-对待测电路的输出进对待测电路的输出进行压缩对比，来确定电行压缩对比，来确定电路是否有错误；路是否有错误；内测试设计（内测试设计（BIST）内测试结构内测试结构功能块功能块A功能块功能块B功能块功能块CTPGTAE系统输入系统输入测试测试输入输入测试测试输出输出系统输出系统输出VLSI或或系系统统电子科大电子科大内测试发生器内测试发生器BIST向量生成方法：向量生成方法：ATPG程序生成并存放在片上程序生成并存放在片上ROM中：中：ROM占用大量芯占用大量芯片面积片面积用用LFSR产生伪随机测试向量（产生伪随机测试向量（Linear Feedback Shift Register,L

34、FSR）：）：运用很少的硬件实现，首选的运用很少的硬件实现，首选的BIST向量生成方法向量生成方法用二进制计数器产生穷举测试向量：用二进制计数器产生穷举测试向量：假如输入引脚太多，假如输入引脚太多，会消耗大量测试时间会消耗大量测试时间LFSR和和ROM结合：结合：对对LFSR没有覆盖的故障，由没有覆盖的故障，由ATPG产生测试向量并存储在产生测试向量并存储在ROM中中元胞自动机：元胞自动机：Cellular Automation,CA内测试发生器内测试发生器穷举测试向量生成穷举测试向量生成：内测试发生器内测试发生器伪穷举测试向量生成伪穷举测试向量生成：内测试发生器内测试发生器u伪随机测试向量生

35、成伪随机测试向量生成u Pseudo-Random Pattern Generationu 须要比确定性须要比确定性ATPG更多的测试向量更多的测试向量u 但是比穷举测试所须要的向量要少但是比穷举测试所须要的向量要少u 线性反馈移位寄存器线性反馈移位寄存器u LFSR,Linear Feedback Shift Registeru 可能产生除全可能产生除全0之外的之外的 种测试向量种测试向量u 特征多项式特征多项式(Characteristic Polynomial)内测试发生器内测试发生器 标准标准LFSR举例举例内测试发生器内测试发生器u伪随机码发生器是用伪随机码发生器是用“多位线性反馈多

36、位线性反馈移位寄存器移位寄存器”实现的；实现的；u可以证明：假如可以证明：假如n位线性反馈移位寄位线性反馈移位寄存器的特征多项式等于存器的特征多项式等于n位原本多项位原本多项式，则有最长的随机序列。式，则有最长的随机序列。u4位原本多项式为：位原本多项式为：h(x)=x4+x+1u8位原本多项式为：位原本多项式为：h(x)=x8+x4+x3+x2+1u16位原本多项式为：位原本多项式为：h(x)=x16+x5+x3+x2+1u各多项式的反多项式各多项式的反多项式h*（x）也是原）也是原本多项式；本多项式；伪随机码发生器结构（伪随机码发生器结构（4位）位）寄存器寄存器1寄存器寄存器2寄存器寄存器

37、3寄存器寄存器4+时钟时钟输输出出初始状态不能为：初始状态不能为：0000初始状态如为：初始状态如为：1111则，输出的伪随机系列为：则，输出的伪随机系列为：1111，0101，1001，1000，。，。共共24-1=15种代码种代码-作为测试矢量。作为测试矢量。异或门异或门电子科大电子科大特征分析器特征分析器u响应压缩响应压缩u 被测电路的测试响应数据量很大被测电路的测试响应数据量很大u 须要降低响应数据量，以便于片上存储和检查须要降低响应数据量，以便于片上存储和检查u 特征特征(Signature)，从测试响应中计算得到的统计属，从测试响应中计算得到的统计属性性u 压缩会造成响应数据中的部

38、分信息丢失，测试结果可压缩会造成响应数据中的部分信息丢失，测试结果可能会遗漏。能会遗漏。u 响应压缩方法响应压缩方法u计数压缩计数压缩u LFSR特征分析器特征分析器跳变计数响应跳变计数响应压缩：压缩：特征分析器特征分析器LFSR：特征分析器特征分析器u特征分析器是由线性反馈移位寄存器增加一个外特征分析器是由线性反馈移位寄存器增加一个外输入端构成的。输入端构成的。u工作过程：工作过程：uu除数除数-特征代码特征代码被除数被除数-输入输入序列序列u在作除法过程中保留在特征分析器中的数称在作除法过程中保留在特征分析器中的数称“留留数数”；u在指定在指定“窗口窗口”内，任何输入序列的特征（各种内，任

39、何输入序列的特征（各种故障）都可从留数中反映出来，并用故障）都可从留数中反映出来，并用16进制显示，进制显示，从而作出故障推断；从而作出故障推断；u例如：有两个只差一位的序列例如：有两个只差一位的序列u数据压缩数据压缩-在在“窗口窗口”内，随意长的输入序列都内，随意长的输入序列都压缩为压缩为16位；位；u故障侦出率：故障侦出率：u可以证明：可以证明：u输入序列长度输入序列长度16位，侦出率为位，侦出率为99.998%!特征分析器结构（特征分析器结构（16位）位）1612971模模2 输入序列（例）输入序列（例）共共20位位H953特征多项式代码为：特征多项式代码为：1000，1001，0100

40、，0001电子科大电子科大内测试结构设计及工作方式内测试结构设计及工作方式u结构，见图；结构，见图；u并行特征分析器可同时测试多个被测序列并行特征分析器可同时测试多个被测序列的特征；的特征；u工作方式：由工作方式：由A，B限制限制uAB=11，非测试状态，系统正常工作，非测试状态，系统正常工作，u移位寄存器可为系统运用；移位寄存器可为系统运用；uAB=00，串行扫描测试状态，输入端输入，串行扫描测试状态，输入端输入串行移位序列；输出端串行输出串行移位序列；输出端串行输出u测试结果；测试结果；uAB=10，并行测试状态，测试速度快，并行测试状态，测试速度快，uAB=01，移位寄存器清零，作系统内部复，移位寄存器清零，作系统内部复位等。位等。结构结构并行特征分析器并行特征分析器输入输入输出输出IC功能块功能块伪随机码发生器伪随机码发生器ABB1功能功能块块1B2功能功能块块2AB=10电子科大电子科大电子科大电子科大u可测性设计的重要性体现在哪里？可测性设计的重要性体现在哪里？u什么是可测性测度？其计算方法是什么什么是可测性测度？其计算方法是什么？u可测性改善设计的步骤是什么？可测性改善设计的步骤是什么？u内测试的组成是什么？内测试的组成是什么？u边界扫描四种测试总线是什么？边界扫描四种测试总线是什么？第六章第六章 思索题思索题