计算机组成原理课后习题答案(白中英第四版).docx

《计算机组成原理课后习题答案(白中英第四版).docx》由会员分享，可在线阅读，更多相关《计算机组成原理课后习题答案(白中英第四版).docx（31页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机组成原理第四版白中英主编第一章1. 比较数字计算机和模拟计算机的特点；模拟计算机的特点是数值由连续量来表示 ,运算过程也是连续的 。数字计算机的主要特点是按位运算,并且不连续地跳动计算。模拟计算机用电压表示数据,采用电压组合和测量值的计算方式 ,盘上连线的控制方式 ,而数字计算机用数字 0 和 1 表示数据,采用数字计数的计算方式,程序控制的控制方式。数字计算机与模拟计算机相比,精度高,数据存储量大,逻辑判断能力强。2. 数字计算机如何分类？分类的依据是什么？数字计算机可分为专用计算机和通用计算机,是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。3. 数字计算机有哪些主要作

2、用？科学计算、自动控制、测量和测试、信息处理、教育和卫生、家用电器、人工智能。4. 冯诺依曼型计算机的主要涉及思想是什么？它包括哪些主要组成部分？主要设计思想是 ：存储程序通用电子计算机方案 ,主要组成部分有 ：运算器、逻辑控制装置、存储器、输入和输出设备5. 什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？存储器所有存储单元的总数称为存储器的存储容量 。每个存储单元都有编号,称为单元地址。如果某字代表要处理的数据,称为数据字。如果某字为一条指8 / 30令,称为指令字。6. 什么是指令？什么是程序？每一个基本操作称为一条指令,而解算某一问题的一串指令序列,称为程序。7. 指令和数

3、据均存放在内存中,计算机如何区分他们是指令还是数据？取指周期中从内存读出的信息流是指令流,而在执行器周期中从内存读出的信息流是指令流。8. 什么是内存？什么是外存？什么是 CPU？什么是适配器？简述其功能.半导体存储器称为内存,存储容量更大的磁盘存储器和光盘存储器称为外存, 内存和外存共同用来保存二进制数据 。运算器和控制器合在一起称为中央处理器,简称 CPU,它用来控制计算机及进行算术逻辑运算。适配器是外围设备与主机联系的桥梁,它的作用相当于一个转换器,使主机和外围设备并行协调地工作。9. 计算机的系统软件包括哪几类？说明他们的用途。计算机的系统软件包括系统程序和应用程序。系统程序用来简化程

4、序设计, 简化使用方法,提高计算机的使用效率,发挥和扩大计算机的功能用用途；应用程序是用户利用计算机来解决某些问题而编制的程序。10. 说明团建发展的演变过程。在早期的计算机中,人们是直接用机器语言来编写程序的,这种程序称为手编程序或目的程序；后来,为了编写程序方便和提高使用效率,人们使用汇编语言来编写程序,称为汇编程序；为了进一步实现程序自动化和便于程序交流,使不熟悉具体计算机的人也能很方便地使用计算机,人们又创造了算法语言,用算法语言编写的程序称为源程序,源程序通过编译系统产生编译程序,也可通过解释系统进行解释执行；随着计算机技术的日益发展,人们又创造出操作系统；随着计算机在信息处理、情报

5、检索及各种管理系统中应用的发展,要求大量处理某些数据,建立和检索大量的表格,于是产生了数据库管理系统。11. 现代计算机系统如何进行多级划分？这种分级观点对计算机设计会产生什么影响？从第一至五级分别为微程序设计级、一般机器级、操作系统级、汇编语言级、高级语言级。采用这种用一系列的级来组成计算机的概念和技术 ,对了解计算机如何组成提供了一种好的结构和体制 。而且用这种分级的观点来设计计算机,对保证产生一个良好的系统结构也是很有帮助的。12. 为什么软件能够转化为硬件？硬件能够转化为软件？实现这种转化的媒介是什么？因为任何操作可以由软件来实现 ,也可以由硬件来实现 ；任何指令的执行可以由硬件完成,

6、也可以由软件来完成。实现这种转化的媒介是软件与硬件的逻辑等价性。13. 略第二章11 - 35642 23 = 0.134128(8)= 0.0010111003-127-127 = -7F = -1111111-127 原 = 11111111-127 补 = 10000001-127 反 = 10000000-127 移 = 000000014-1原 = 1000 0000-1 补 = 1000 0000-1 反 = 1111 1111-1 移 = 0000 00005-1 = -00000001-1 原 = 1000 0001-1 补 = 1111 1111-1 反 = 1111 111

7、0-1 移 = 0111 11112x 补 = a0. a1a2a6解法一、（1） 若 a0 = 0, 则 x 0, 也满足x -0.5此时a1a6 可任意（2） 若 a0 = 1, 则 x -0.5, 需 a1 = 1即 a0 = 1, a1 = 1, a2a6 有一个不为 0解法二、-0.5 = -0.1= -0.100000 = 1, 100000（1） 若 x = 0, 则 a0 = 0, a1a6 任意即可x 补 = x = a0. a1a2a6（2） 若 x -0.5只需-x 0x补 = -x, 0.5补 = 01000000即-x补 01000000EsE1E9MsM20M0即

8、a0a1 = 11, a2a6 不全为 0 或至少有一个为 1但不是其余取 0 3字长 32 位浮点数,阶码 10 位,用移码表示,尾数 22 位,用补码表示,基为 2（1） 最大的数的二进制表示E = 111111111Ms = 0, M = 111全 110 个 21 个表示为： 111 0111即： 229 -1 (1 - 2-21 )（2） 最小的二进制数E = 111111111Ms = 1, M = 000全 0注意：用 10.0 来表示尾数1表示为： 111 1000 10 个21 个即： 229 -1 (-1)（3） 规格化范围正最大E = 111, M = 111, Ms =

9、 010 个 21 个即： 229 -1 (1 - 2-21)正最小E = 000, M = 1000, Ms = 010 个 20 个即： 2- 29 2-1负最大E = 000, M = 0111, Ms = 110 个 20 个最接近 0 的负数即： - 2- 29 (2-1 + 2-21 )负最小E = 111, M = 000, Ms =110 个 21 个即： 229-1 (-1) = -2511规格化所表示的范围用集合表示为： 2- 29 2-1 , 229-1 (1 - 2-21) 229-1 (-1) = -2511 , - 2- 29 (2-1 + 2-21 ) （4） 最

10、接近于 0 的正规格化数、负规格化数由上题可得出正规格化数E = 000, M = 1000, Ms = 010 个 20 个负规格化数E = 000, M = 0111, Ms = 110 个20 个EsE1E3MsM8M04假设浮点数格式如下：271= 0.011011 = 0.11011 2-164阶补码：111尾数补码：01101 1000机器数：1110 1101 10002- 27 = -0.011011 = -0.110110 2-164阶补码：111尾数补码：10010 1000机器数：1110 0010 100051x = 0.11011, y = 0.000110 0 1

11、1 0 1 1+0 0 0 0 0 1 10 0 1 1 1 1 0x+y = 0.11110无溢出 x = 0.11011, y = -0.10101x 补 =y 补 =0 0 1 1 0 1 1+1 1 0 1 0 1 10 0 0 0 1 1 0x+y = 0.00110无溢出3x = -0.10110y = -0.00001x 补 =y 补 =1 1 0 1 0 1 0+1 1 1 1 1 1 11 1 0 1 0 0 1x+y = -0.10111无溢出61x = 0.11011y = -0.11111x 补 =y 补 =0 0. 1 1 0 1 1+0 0. 1 1 1 1 10

12、1. 1 1 0 1 0溢出2x = 0.10111y = 0.11011x 补 =y 补 =0 0. 1 0 1 1 1+1 1. 0 0 1 0 11 1. 1 1 1 0 0x-y = -0.00100无溢出3x = 0.11011y = -0.10011x 补 =y 补 =溢出0 0. 1 1 0 1 1+0 0. 1 0 0 1 10 1. 0 1 1 1 071 原码阵列x = 0.11011, y = -0.11111符号位:x0y0 = 01 = 1 x= 11011, y= 11111原原11011*1111111011x*y原= 1, 11 0100 011011 0 1

13、11 1 0 1 11 1 0 1 1直接补码阵列 1 1 0 1 11 1 0 1 0 0 0 1 0 1x补 = 11011, y补 = 000011101100001x*y补 = 1,00101,1111直接1 补0码阵1 列1不要求00000带求补器的补阵列0000000000x补 =1100110, y0补0= 10 000010 乘积0符号 单运0 1110118 / 301 1 0 1 11 1 0 1 11 1 0 1 0 0 0 1 0 1尾数1,部分0 算前0 求1补输0 出1, X11 1100111,1y1111111011*11111110111 10111 1 01

14、1XY-0.1101000101 原码阵列x = -0.11111, y = -0.11011x*y补 = 01,11101101,0011010 0 0 0 01 1 1 1 1直接补1 码1 阵1 列1 11 1 0 1 0 0 0 1 0 1符号位:x0y0 = 11 = 0 x补 = 11111, y补 = 11011111111101111111x补 = 00001, y补 = 001010000100101x*y补 = 0,1101010010直接0 补0码阵1列不要求 00000 00001000000带求补器的补码阵列x补= 10000001, 0y补0=0 1 001011

15、1 10100 000101乘积符号位单独运算 011 010001011111111011111111111尾数部分算前求补输出X11111,y11011XY0.110100010110 0 0 0 01 1 1 1 18符1号1位1 1Sf 1= 01 = 11 1 0 1 0 0 0 1 0 1+y补1 1 1 0 0 190/ 300 0 1 1 1 1 10 0 1 0 0 0 10 1 0 0 0 1 00.1去掉符号位后：y补 = 00.11111-y 补 = 11.00001x 补 = 00.110000011000+-y补110000111110010+-y补1 1 0 0

16、0 0 10 0 0 0 0 1 10.11符号位Sf =100 =0 10 0 1 1 0+-y补1 1 0 0 0 0 1去掉符号位后：y补1 1= 0000.11101011 0.110-1 0 0 1 1 1 0001111111011010.110010110100011111101010100110.11000+-yy补=补11.00111x补 = 00.01011+y补+-y补1 1 0 0 1 1 1-0119x1=1 21 0*00.11000101, y = 2-010*-1 1 0 0 1 0 0+y补0 0 1x 1 0= 0111101,0.1001011 1 1 浮

17、1 1 0 1-1 1 y1 1 =0 1111010,-0.011110+y补0 0 1 浮1 0 0 10Ex0-E1y =0 01111011+00010=11111-0 1 0 0 1 1 0x+ -y=11补110,0.010011010 1 1 10.00.01浮0 0 0 1 1 0 10.011x+y0 000.10 11 00 011 00 +-y补+1 11. 11 00000 11 01 1规格化处理:1.0110010.1100 100 01 0阶0 0码0 11100-0 0 0 0 0 1 0-4+-y补 x+y= 1.011010100*021 =1 21-4*-

18、0.1011100.01111 1 0 1 0 0 10.01110x-y0 0. 0 1 0 0 1 0 +0 0. 0 1 1 1 1 0规格化处理:0.110000001 1 0 0阶0码0 110x-y=2-2*0.110001 x = 2-101*, y = 2-100*0.010110 x = 11011,-0.010110浮y = 11100,0.010110浮Ex-Ey = 11011+00100 = 11111x = 11100,1.110101浮10 / 30x+y1 1. 1 1 0 1 0 1+0 0. 0 1 0 1 1 0规格化处理:0.100101.0000 1

19、0 1阶1码11010x+y= 0.101100*2-6x-y1 1.1 1 0 1 0 1+1 1.1 0 1 0 1 0规格化处理:1.0111111.10 1 1 1阶1码1 11100x-y=-0.100001*2-410 Ex = 0011,Mx = 0.110100 Ey = 0100,My = 0.100100 Ez = Ex+Ey = 0111Mx*My0. 1 1 0 1*0.1 0 0 1规格化：26*0.011111001110 0 0 0 0Ex = 1110,M0x0=0 00.00110100 1 1 0 1Ey = 00110, 0 0M0y0= 0.111100

20、0 0 1 1 1 0 1 0 1(2)Ez = Ex-Ey = 1110+1101 = 1011 Mx 补 = 00.011010My补 = 00.111100, -My补 = 11.000100110 0 0 1 1 0 1 0+-My1 1 0 0 0 1 0 0-6商 = 0.110111100*12 1, 1 1 余0 数=0.1010100*2-61 0 1 1 1 1 0 0+My0 0 1 1 1 1 0 01 1 1 1 1 0 0 00.04 位加法器如上图,1 1 1 1 0 0 0 0+My0 0 1 1 1 1 0 0串行进位方式0 0 1 0 1 1 0 00.01

21、0 1 0 1 1 0 0 0C +=-GMy+P C1 1 0 0 其0 1中0：0 G= A BP1 = A B A B 也对1110 0 0 0 1 1 1 0 0 10 0 1 1 1 0 0 001.01111111+-My1 1 0 0 0 1 0 011 / 301 1 1 1 1 1 0 00.01101 1 1 1 1 0 0 0+My0 0 1 1 1 1 0 0C2 = G2+P2C1G2 = A2B2P2 = A2B2C3 = G3+P3C2G3 = A3B3P3 = A3B3C4 = G4+P4C3G4 = A4B4P4 = A4B4111 0并行进位方式C = G

22、+P C222 12 1 0C = G +P G +P P C333 23 2 13 2 1 0C = G +P G +P P G +P P P C444 34 3 24 3 2 14 3 2 1 0C = G +P G +P P G +P P P G +P P P P C12. 组成最低四位的 74181 进位输出为：C4 = Cn+4 = G+PCn = G+PC0, C0 为向第 0 位进位544 4其中,G = y3+y2x3+y1x2x3+y0x1x2x3,P = x0x1x2x3,所以C = y +x C655 555 45 4 4C = y +x C = y +x y +x x

23、C设标准门延迟时间为 T,与或非门延迟时间为 1.5T,则进位信号 C0,由最低位传送至C6 需经一个反相器、两级与或非门,故产生C0 的最长延迟时间为T+2*1.5T = 4T0n+4最长求和时间应从施加操作数到ALU 算起：第一片74181 有 3 级与或非门产生控制参数 x0, y , C ,第二、三片 74181 共 2 级反相器和 2 级与或非门进位链,第四片 74181 求和逻辑1 级与或非门和 1 级半加器,设其延迟时间为 3T,故总的加法时间为：t0 = 3*1.5T+2T+2*1.5T+1.5T+3T = 14T13. 串行状态下：30 / 30111 O222 1333 2

24、444 3C = G +P C C = G +P C C = G +P C C = G +P C111 0并行状态下： C = G +P C222 122 12 1 0C = G +P C = G +P G +P P C333 233 23 2 13 2 1 0C = G +P C = G +P G +P P G +P P P C444 344 3 24 3 2 14 3 2 1 0C = G +P C = G +P P C +P P P C +P P P P CX = X X X X14. 设余三码编码的两个运算数为Xi 和Yi,第一次用二进制加法求和运算的和数为Si,进位为Ci+1,校正后

25、所得的余三码和数为 Si,进位为Ci+1,则有：ii3 i2 i1 i0Y = Y Y Y Yii3 i2 i1 i0ii3 i2 i1 i0S = S S S S 当 Ci+1 = 1 时,Si = Si+0011并产生C根据以上分析,可画出余三码编码的十进制i加+1 法器单元电路如图所示。当 Ci+1 = 0 时,Si = Si+110115. 15第三章1. 220* 32 = 4M字节8 1024K * 32 = 2 * 4 = 8片512K * 81 位地址作芯片选择2. 226 * 64 =220 * 6426 =64个模块220 * 64= 16210 * 28 *16每个模块要

26、 16 个 DRAM 芯片64*16 = 1024 块由高位地址选模块3. 根据题意,存储总容量为 64KB,故地址总线需 16 位。现使用 16K*8 位 DRAM 芯片,共需 16 片。芯片本身地址线占 14 位,所以采用位并联与地址串联相结合的方法来组成整个存储器,其组成逻辑图如图所示,其中使用一片 2：4 译码器。根据已知条件,CPU 在 1us 内至少访存一次,而整个存储器的平均读/写周期为 0.5us,如果采用集中刷新,有 64us 的死时间,肯定不行如果采用分散刷新,则每 1us 只能访存一次,也不行所以采用异步式刷新方式。假定 16K*1 位的 DRAM 芯片用 128*128

27、 矩阵存储元构成,刷新时只对 128 行进行异步方式刷新,则刷新间隔为 2ms/128 = 15.6us,可取刷新信号周期 15us。刷新一遍所用时间15us1281.92msCS3CS2CS1CS0A13A04. 1024K * 32 = 32片128K * 8D D如果选择一个行地址进行刷新,刷新地址为A0-A8,因此这一行上的2048 个存储元同时进行刷新,即在 8ms 内进行 512 个周期。刷新0 方7式可采用：在 8ms 中进行 512 次刷新操作的集2中：刷4 新译方码式器,或按 8ms/512 = 15.5us 刷新一次的异步刷新方式。A14A155. 所设计的存储器单元数为1

28、M,字长为 32,故地址长度为20 位A19A0,所用芯片存储单元数为 256K,字长为 16 位,故占用的地址长度为 18 位A17A0。由此可用位并联方式与地址串联方式相结合的方法组成组成整个存储器,共 8 片 RAM 芯片,并使用一片 2：4 译码器。其存储器结构如图所示。6. 1 系统 16 位数据,所以数据寄存器 16 位2 系统地址 128K217,所以地址寄存器 17 位（3） 共需要 8 片（4） 组成框图如下CPU7. 组内地址用 A12A0地址小组译码寄器存使器用 3：8 译码器32K*832K*832K*832K*832K32KRAM1RAM5 各用两片 8K*8 的芯*

29、8片位并联连接*832K*832K*80000H数据 ROMCS3寄存器CSCSCS0218. 顺序存4储00器0H和交叉存储器连续读出m = 8 个字的信息总量都是：A6000HRAMq = 64 位*8 = 5112 位8000HRAM2162:4CS0译码器顺序存A储0器00和H 交叉R存A储M器A连续读出8 个字所需的时间分别CS是3 ：315tC0=00mHT = 8R*1A0M0ns = 8*10-7s14E000HRAM顺序存储器和交叉存储器5的带宽分别是：9. cache 的命中率cache/主存系统效率 e 为平均访问时间Ta 为10. h*tc+*tm = ta11. 虚拟

30、地址为 30 位,物理地址为 22 位。页表长度： 1GB256K4KB12. 虚拟存储器借助于磁盘等辅助存储器来扩大主存容量,使之为更大或更多的程序所使用。在此例中,若用户不具有虚存,则无法正常运行程序,而具有了虚存,则很好地解决了这个问题。13. 设取指周期为 T,总线传送周期为,指令执行时间为 t000t = *80 = 80T+400+480 t00 t = *60 = 60T+420+480 t故不相等。14.页面01242302132命 中访问率序列a012423021323/11b0124230213=c01142302127.3%命中命中命中15.D16.C第四章1.不合理。指

31、令最好半字长或单字长,设 16 位比较合适。8662.单操作数指令为：28-m-n 条3. RR 型指令寄存器寻址单字长二地址指令操作码字段 OP 可以指定 26=64 种操作4. 双字长二地址指令,用于访问存储器。操作码字段可指定 64 种操作。RS 型指令,一个操作数在通用寄存器共 16 个,另一个操作数在主存中。有效地址可通过变址寻址求得 ,即有效地址等于变址寄存器共 16 个内容加上位移量。5. 双操作数指令23=8 种寻址方式24=16 种操作6. 直接寻址方式相对寻址方式变址寻址方式基址寻址方式间接寻址方式变址间接寻址方式7.40 条指令需占 6 位,26=64,剩余 24 条可作

32、为扩充4 种寻址方式需占 2 位剩余 8 位作为地址OP6X2D8X = 00X = 01X = 10直接寻址方式立即寻址方式变址寻址方式E = DE = R+DX = 11相对寻址方式E = PC+DOP6X2D248.50 种操作码占 6 位,3 种寻址方式占 2 位X = 00页面寻址方式E = PC -DHX = 01立即寻址方式X = 10直接寻址方式E = D个单元PC 高 8 位形成主存 256 个页面,每页 1M4K256寻址模式 X = 11 尚未使用,故可增加一种寻址方式。由于 CPU 中给定的寄存器中尚可使用 PC,故可增加相对寻址方式,其有效地址 E = PC+D,如不

33、用相对寻址,还可使用间接寻址,此时有效地址E = D。当位移量变成 23 位时,寻址模式变成 3 位,可有更多的寻址方式。9. 16 个通用寄存器占 4 位,64 种操作占 6 位,剩下 22 位用于存储器地址,OP6R4D22采用R 为基址寄存器寻址,地址RD当基址最大,D 也是最大的时候,寻址能力最大而寄存器是 32 位的,故最大存储空间是 232222 = 4GB4MB。10、11、12、13、14.C15.寄存器寄存器间接立即直接相对、基值、变址第五章1. IR、AR、DR、AC122. STA R ,PC-ARPC0, G, ARi3. LDMA-D, R R/W =R30DR-IR

34、DR0, G, ARiPC-AR4. M-DRDR1-IR2 3215. 节R拍2-脉A冲RT ,T ,TR的20,宽G度, A实Ri际上等于时钟脉冲的周期或是它的倍数。此处 T = TT R=1-4D0R0ns,所以R主10脉, G冲, D源Ri的频率应为 f = 1 = 5MHz 。= 200ns,3T为D了R消-除M节拍脉冲上的R毛3 刺, G,环A形R 脉冲发生器采用移位寄存器形式。图中画出了题目要求R3-ARR/W =W 0iW的逻辑电M路-图DR与时序信号关系图。根据时序信号关系,T1,T2,T3 三个节拍脉冲的逻辑表达式R/=R如下： DR-R0DR0, G, R0iT1 用与门

35、实现,T2 和 T3 则用 C2 的Q 端和 C1 的 Q 端加非门实现,其目的在于保持信号输出时延时间的一致性并与环形脉冲发生器隔离。6. (80 * 3 + 1) * 32 = 964字节87. M = GS3 = H+D+FS2 = A+B+H+D+E+F+G S1 = A+B+F+GC = H+D+Ey+Fy+G8. 经分析,d, i, j 和e, f, h 可分别组成两个小组或两个字段,然后进行译码,可得六个微命令信号,剩下的 a, b, c, g 四个微命令信号可进行直接控制,其整个控制字段组成如下：9. P1 = 1,按 IR6、IR5 转移P2 = 1,按进位 C 转移10.

36、将 C,D 两个暂存器直接接到 ALU 的 A,B 两个输入端上。与此同时,除 C,D 外,其余 7个寄存器都双向接到单总线上。11. 假设判别测试字段中每一位作为一个判别标志,那么由于有 4 个转移条件,故该字段为 4 位。下地址字段为 9 位,因为控存容量为 512 单元。微命令字段则是48-4-9=35 位。对应上述微指令格式的微程序控制器逻辑框图如图所示。其中微地址寄存器对应下地址字,P 字段即为判别测试字段,控制字段即为微命令字段,后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器的 OP 码、各种状态条件以及判别测试字段所给的判别标志某一位为 1,其输出修改微地址寄存器的适当

37、位数 ,从而实现微程序的分支转移。就是说,此处微指令的后继地址采用断定方式。12. 流水线的操作周期应按各步操作的最大时间来考虑, 即流水线时钟周期性t = max t i = 100ns遇到数据相关时,就停顿第 2 条指令的执行,直到前面指令的结果已经产生,因此至少需要延迟 2 个时钟周期。如果在硬件设计上加以改进,如采用专用通路技术,就可使流水线不发生停顿。13. H =n=20= 8.33 *106 条/ 秒(K + n - 1)t(5 + 20 - 1) *100 *10-9 S = Ts =ntK=20 * 5= 4.17Tp(K + n - 1)t20 + 5 - 114.如上两图

38、所示,执行相同的指令,在 8 个单位时间内,流水计算机完成 5 条指令,而非流水计算机只完成 2 条,显然,流水计算机比非流水计算机有更高的吞吐量。15. 证：设n 条指令,K 级流水,每次流水时间 则用流水实现Tp = K+ 非流水实现Ts = Knn-时, n=1 时,Hp - HsHp = 1 , 则可见 n1 时 TsTp,故流水线有更高吞吐量Hs16. 写后读RAW读后写WAR写后写WAW 17.第六章1. 单总线结构：它是一组总线连接整个计算机系统的各大功能部件,各大部件之间的所有的信息传送都通过这组总线。其结构如图所示。单总线的优点是允许I/O 设备之间或I/O 设备与内存之间直接交换信息,只需 CPU 分配总线使用权,不需要 CPU 干预信息的交换。所以总线资源是由各大功能部件分时共享的。单总线的缺点是由于全部系统部件都连接在一组总线上,所以总线的负载很重,可能使其吞量达到饱和甚至不能胜任的程度。故多为小型机和微型机采用。双总线结构：它有两条总线,一条是内存总线,用于 CPU、内存和通道之间进行数据传送； 另一条是 I/O 总线,用于多个外围设备与通道之间进行数据传送。其结构如图所示。双总线结构中,通道是计算机系统中的一