2022年数字信号发生器的设计.docx
《2022年数字信号发生器的设计.docx》由会员分享,可在线阅读,更多相关《2022年数字信号发生器的设计.docx(34页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、精选学习资料 - - - - - - - - - 个人收集整理 仅供参考学习数字信号发生器的设计I 名师归纳总结 - - - - - - -第 1 页,共 19 页精选学习资料 - - - - - - - - - 个人收集整理 仅供参考学习摘要数字信号发生器是在电子电路设计、自动掌握系统和外表测量校正调试中应用很多的一种信号发生装置和信号源;而正弦信号是一种频率成分最为单一的常见信号源,任 何复杂信号 例如声音信号 都可以通过傅里叶变换分解为很多频率不同、幅度不等的正 弦信号的叠加,广泛地应用在电子技术试验、自动掌握系统和通信、仪器外表、掌握等 领域的信号处理系统中及其他机械、电声、水声及生物
2、等科研领域;关键词: 数字信号发生器、信号处理、应用II 名师归纳总结 - - - - - - -第 2 页,共 19 页精选学习资料 - - - - - - - - - 个人收集整理 仅供参考学习目 录1 绪论 . . 11.1 课题描述 . 1 1.2 信号发生器外围结构 . 1 2. 试验芯片简介 . . 22.1 AT89C51的简介 . . 22.2 DAC0832芯片 . . 43 数字信号发生器的设计方案 . . 83.1 方案简介 . 83.2 方案论证与比较 . 83.3 数字信号发生器硬件设计 . 93.4 数字信号发生器的软件实现 . 123.5 测量结果与误差分析 .
3、15总 结 . . 15参考文献 . . 16III 名师归纳总结 - - - - - - -第 3 页,共 19 页精选学习资料 - - - - - - - - - 个人收集整理 仅供参考学习1 绪论1.1 课题描述信号发生器广泛应用于电子工程、通信工程、自动掌握、遥测掌握、测量仪器、仪表和运算机等技术领域;采纳集成运放和分立元件相结合的方式,利用迟滞比较器电路产生方波信号, 以及充分利用差分电路进行电路转换,从而设计出一个能变换出三角波、正弦波、方波的简易信号发生器;通过对电路分析,确定了元器件的参数,并利用Multisim 软件仿真电路的抱负输出结果, 克服了设计低频信号发生器电路方面存
4、在的技术难题,使得设计的低频信号发生器结构简洁,实现便利;本讨论的数字信号发生器是基于直接数字合成即 DDS技术设计的 , 采纳 VHDL与 C语言相结合的方法 , 通过查找储备于 ROM查找表中的各种标准波形数据, 产生频率可调并且高精度的正弦波、方波、锯齿波等常用信号 , 并且可以通过修改表中的数据 , 实现任意信号发生器 . 1.2 信号发生器外围结构图 1 信号发生器外围结构示意图1 名师归纳总结 - - - - - - -第 4 页,共 19 页精选学习资料 - - - - - - - - - 个人收集整理 仅供参考学习如上为信号发生器结构示意图, 本文介绍的是一种用51 单片机构成
5、的波形发生器,可产生三角波、方波、锯齿波和正弦波等多种波形,波形的周期可用程序转变,并可根据需要挑选单极性输出或双极性输出,具有线路简洁、结构紧凑、性能优越等特点;2. 试验芯片简介2.1 AT89C51 的简介AT89C51是一种带 4K字节闪存可编程可擦除只读储备器(FPEROMFlash Programmable and Erasable Read Only Memory)的低电压、高性能 CMOS 8位微处理器,俗称单片机; AT89C2051是一种带 2K字节闪存可编程可擦除只读储备器的单片机;单片机的可擦除只读储备器可以反复擦除1000 次;该器件采纳 ATMEL高密度非易失存储器
6、制造技术制造,与工业标准的MCS-51指令集和输出管脚相兼容;由于将多功能8位 CPU和闪耀储备器组合在单个芯片中,ATMEL的 AT89C51是一种高效微掌握器,AT89C2051是它的一种精简版本; AT89C51单片机为很多嵌入式掌握系统供应了一种灵 活性高且价廉的方案;形状及引脚排列如下列图图 2 AT89C51 芯片形状结构及引脚分布图2 名师归纳总结 - - - - - - -第 5 页,共 19 页精选学习资料 - - - - - - - - - 个人收集整理 仅供参考学习 管脚说明:VCC:供电电压;GND:接地;P0口: P0 口为一个 8 位漏级开路双向 I/O 口,每脚可
7、吸取 8TTL门电流;当 P0口 的管脚第一次写 1 时,被定义为高阻输入; P0能够用于外部程序数据储备器,它可以被 定义为数据 / 地址的第八位;在 FIASH编程时, P0 口作为原码输入口,当 FIASH进行校 验时, P0输出原码,此时 P0外部必需被拉高;P1口: P1 口是一个内部供应上拉电阻的8 位双向 I/O 口,P1口缓冲器能接收输出4TTL门电流; P1 口管脚写入 1 后,被内部上拉为高,可用作输入,P1口被外部下拉为低电平常,将输出电流,这是由于内部上拉的缘故;在 第八位地址接收;FLASH编程和校验时, P1 口作为P2口: P2 口为一个内部上拉电阻的8 位双向
8、I/O 口, P2口缓冲器可接收,输出4个 TTL门电流,当 P2口被写“1” 时,其管脚被内部上拉电阻拉高,且作为输入;并因此作为输入时, P2口的管脚被外部拉低,将输出电流;这是由于内部上拉的缘故;P2口当用于外部程序储备器或 16 位地址外部数据储备器进行存取时,P2口输出地址的高八位;在给出地址“1” 时,它利用内部上拉优势,当对外部八位地址数据储备器进行读写时, P2口输出其特别功能寄存器的内容;地址信号和掌握信号;P2口在 FLASH编程和校验时接收高八位P3口: P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口,可接收输出 4 个 TTL门电 流;当 P3口写入“1” 后,
9、它们被内部上拉为高电平,并用作输入;作为输入,由于外 部下拉为低电平, P3口将输出电流( ILL )这是由于上拉的缘故;P3口也可作为 AT89C51的一些特别功能口,如下表所示:备选功能 各端口管脚P3.0 RXD(串行输入口)P3.1 TXD(串行输出口)P3.2 /INT0 (外部中断 0)P3.3 /INT1 (外部中断 1)P3.4 T0 (记时器 0 外部输入)P3.5 T1 (记时器 1 外部输入)P3.6 /WR(外部数据储备器写选通)3 名师归纳总结 - - - - - - -第 6 页,共 19 页精选学习资料 - - - - - - - - - 个人收集整理 仅供参考学
10、习P3.7 /RD (外部数据储备器读选通)P3口同时为闪耀编程和编程校验接收一些掌握信号;RST:复位输入;当振荡器复位器件时,要保持RST脚两个机器周期的高电平常间;ALE/PROG:当拜访外部储备器时,地址锁存答应的输出电平用于锁存地址的位置字节;在 FLASH编程期间,此引脚用于输入编程脉冲;在平常,ALE端以不变的频率周期输出正脉冲信号,此频率为振荡器频率的 1/6 ;因此它可用作对外部输出的脉冲或用于 定时目的;然而要留意的是:每当用作外部数据储备器时,将跳过一个 ALE脉冲;如想 禁止 ALE的输出可在 SFR8EH地址上置 0;此时, ALE 只有在执行 MOVX,MOVC指令
11、是 ALE 才起作用;另外,该引脚被略微拉高;假如微处理器在外部执行状态 ALE禁止,置位无 效;/PSEN:外部程序储备器的选通信号;在由外部程序储备器取指期间,每个机器周 期两次 /PSEN有效;但在拜访外部数据储备器时,这两次有效的 /PSEN信号将不显现;/EA/VPP:当 /EA 保持低电平常,就在此期间外部程序储备器(0000H-FFFFH),不 管是否有内部程序储备器; 留意加密方式 1 时,/EA 将内部锁定为 RESET;当/EA 端保持高电平常,此间内部程序储备器;在FLASH编程期间,此引脚也用于施加12V编程电源(VPP);XTAL1:反向振荡放大器的输入及内部时钟工作
12、电路的输入;XTAL2:来自反向振荡器的输出;2.2 DAC0832 芯片DAC0832是 8 辨论率的 D/A 转换集成芯片; 与微处理器完全兼容; 这个 DA芯片以其 价格低廉、 接口简洁、 转换掌握简洁等优点, 在单片机应用系统中得到广泛的应用;D/A 转换器由 8 位输入锁存器、 8 位 DAC寄存器、 8 位 D/A 转换电路及转换掌握电路构成;4 名师归纳总结 - - - - - - -第 7 页,共 19 页精选学习资料 - - - - - - - - - 个人收集整理 仅供参考学习图 3 DAC0832 DAC0832的主要特性参数如下:辨论率为 8 位;电流稳固时间 1us;
13、可单缓冲、双缓冲或直接数字输入;只需在满量程下调整其线性度;单一电源供电( +5V+15V);低功耗, 20mW;DAC0832结构:D0D7:8 位数据输入线, TTL电平,有效时间应大于 90ns 否就锁存器的数据会出 错 ;ILE:数据锁存答应掌握信号输入线,高电平有效;CS:片选信号输入线(选通数据锁存器),低电平有效;WR1:数据锁存器写选通输入线,负脉冲(脉宽应大于500ns)有效;由 ILE、CS、WR1的规律组合产生LE1,当 LE1为高电平常,数据锁存器状态随输入数据线变换,LE1的负跳变时将输入数据锁存;XFER:数据传输掌握信号输入线,低电平有效,负脉冲(脉宽应大于 50
14、0ns)有效;WR2:DAC寄存器选通输入线,负脉冲(脉宽应大于500ns)有效;由 WR2、XFER的规律组合产生 LE2,当 LE2为高电平常, DAC寄存器的输出随寄存器的输入而变化,LE2的负跳变时将数据锁存器的内容打入DAC寄存器并开头 D/A 转换;5 名师归纳总结 - - - - - - -第 8 页,共 19 页精选学习资料 - - - - - - - - - 个人收集整理 仅供参考学习IOUT1:电流输出端 1,其值随 DAC寄存器的内容线性变化;IOUT2:电流输出端 2,其值与 IOUT1值之和为一常数;Rfb:反馈信号输入线,转变Rfb 端外接电阻值可调整转换满量程精度
15、;Vcc:电源输入端, Vcc 的范畴为 +5V+15V;VREF:基准电压输入线, VREF的范畴为 -10V+10V;AGND:模拟信号地 DGND:数字信号地 DAC0832的工作方式:依据对 DAC0832的数据锁存器和 DAC寄存器的不同的掌握方式,DAC0832有三种工 作方式:直通方式、单缓冲方式和双缓冲方式;DAC0832引脚功能电路应用原理图DAC0832是采样频率为八位的D/A 转换芯片,集成电路内有两级输入寄存器, 使 DAC0832芯片具备双缓冲、 单缓冲和直通三种输入方式,以便适于各种电路的需要 如要求多路 D/A 异步输入、同步转换等 ;所以这个芯片的应 用很广泛
16、, 关于 DAC0832应用的一些重要资料见下图: D/A 转换结果采纳电流形式输出;如需要相应的模拟电压信号,可通过一个高输入阻抗的线性运算放大器实现;运放的反馈电阻可通过 RFB端引用片内固有电阻,也可外接;可直接与 TTL电路或微机电路连接;DAC0832引脚功能说明:DI0DI7:数据输入线, TLL电平;DAC0832规律输入满意 TTL 电平,ILE:数据锁存答应掌握信号输入线,高电平有效;CS:片选信号输入线,低电平有效;WR1:为输入寄存器的写选通信号;XFER:数据传送掌握信号输入线,低电平有效;WR2:为 DAC寄存器写选通输入线;Iout1: 电流输出线;当输入全为 1
17、时 Iout1 最大;电流输出线;其值与 Iout1 之和为一常数;Iout2: Rfb: 反馈信号输入线 , 芯片内部有反馈电阻 . Vcc: 电源输入线 +5v+15v Vref: 基准电压输入线 -10v+10v AGND:模拟地 , 摸拟信号和基准电源的参考地 . 6 名师归纳总结 - - - - - - -第 9 页,共 19 页精选学习资料 - - - - - - - - - 个人收集整理 仅供参考学习 DGND:数字地 , 两种地线在基准电源处共地比较好 . 2.DAC0832的引脚特性:DAC0832是 20 引脚的双列直插式芯片;各引脚的特性如下:片选信号,和答应锁存信号IL
18、E 组合来打算是否起作用;ILE答应锁存信号;写信号 1,作为第一级锁存信号,将输入资料锁存到输入寄存器(此时,必需和 、ILE 同时有效);写信号 2,将锁存在输入寄存器中的资料送到掌握信号 必需有效);传输掌握信号,用来掌握;DI7DI0 8 位数据输入端;DAC寄存器中进行锁存(此时,传输IOUT1模拟电流输出端1;当 DAC寄存器中全为 1 时,输出电流最大,当DAC寄存器中全为 0 时,输出电流为 0;IOUT2模拟电流输出端2;IOUT1+IOUT2=常数;RFB反馈电阻引出端; DAC0832内部已经有反馈电阻,所以,RFB端可以直接接到外部运算放大器的输出端;相当于将反馈电阻接
19、在运算放大器的输入端和输出端之间;VREF参考电压输入端;可接电压范畴为10V;外部标准电压通过VREF与 T 型电阻网络相连;VCC芯片供电电压端;范畴为+5V+15V,正确工作状态是 +15V;AGND模拟地,即模拟电路接地端;DGND数字地,即数字电路接地端;3.DAC0832的工作方式 DAC0832进行 D/A 转换,可以采纳两种方法对数据进行锁存;第一种方法是使输入寄存器工作在锁存状态,而DAC寄存器工作在直通状态;详细地说,就是使 和 都为低电平, DAC寄存器的锁存选通端得不到有效电平而直通;此外,使输入寄存器的掌握信号 ILE 处于高电平、 处于低电平, 这样,当 端来一个负
20、脉冲时,就可以完成 1 次转换;其次种方法是使输入寄存器工作在直通状态,而DAC寄存器工作在锁存状态;就是使 和 为低电平, ILE 为高电平,这样,输入寄存器的锁存选通信号处于无效状态而直 7 名师归纳总结 - - - - - - -第 10 页,共 19 页精选学习资料 - - - - - - - - - 个人收集整理 仅供参考学习通;当 和 端输入 1 个负脉冲时,使得 DAC寄存器工作在锁存状态,供应锁存数据进行转换;依据上述对 DAC0832的输入寄存器和 DAC寄存器不同的掌握方法,DAC0832有如下3 种工作方式:单缓冲方式;单缓冲方式是掌握输入寄存器和DAC寄存器同时接收资料
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 2022 数字信号 发生器 设计
限制150内