2022年计算机系统结构重点不完全总结.docx

《2022年计算机系统结构重点不完全总结.docx》由会员分享，可在线阅读，更多相关《2022年计算机系统结构重点不完全总结.docx（20页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选学习资料 - - - - - - - - - 运算机系统结构重点不完全总结名词说明：系统加速比：对系统中某部分进行改进时,改进后系统性能提高的倍数；Amdahl 定律 ：当对一个系统中的某个部件进行改进后,所能获得的整个系统性能的提高,受限于该部件的执行时间占总执行时间的百分比；程序的局部性原理：程序执行时所拜访的储备器地址不是随机分布的,而是相对地簇聚；包括时间局部性和空间局部性；模拟：用软件的方法在一台现有的运算机 的指令系统；（称为宿主机） 上实现另一台运算机 （称为虚拟机）仿真：用一台现有运算机 （称为宿主机） 上的微程序去说明实现另一台运算机（称为目标机）的指令系统；流水线： 将

2、一个重复的时序过程,分解成为如干个子过程,而每一个子过程都可有效地在其专用功能段上与其它子过程同时执行；线性流水线：指各段串行连接、没有反馈回路的流水线；数据通过流水线中的各段时,每一个段最多只流过一次；结构冲突：因硬件资源满意不了指令重叠执行的要求而发生的冲突；数据冲突：当指令在流水线中重叠执行时,因需要用到前面指令的执行结果而发生的冲突；掌握冲突：流水线遇到分支指令或其它会转变PC 值的指令所引起的冲突；链接技术 ：具有先写后读相关的两条指令,在不显现功能部件冲突和 V i 冲突的情形下,可 以把功能部件链接起来进行流水处理,以达到加快执行的目的；指令级并行 ：简称 ILP ；是指指令之间

3、存在的一种并行性,利用它,运算机可以并行执行两条或两条以上的指令；指令调度：通过在编译时让编译重视新组织指令次序或通过硬件在执行时调整指令次序来消除冲突；指令的动态调度： 是指在保持数据流和反常行为的情形下,通过硬件对指令执行次序进行重新支配,以提高流水线的利用率且削减停顿现象；是由硬件在程序实际运行时实施的；名师归纳总结 - - - - - - -第 1 页,共 12 页精选学习资料 - - - - - - - - - 指令的静态调度： 是指依靠编译器对代码进行静态调度,以削减相关和冲突；它不是在程序执行的过程中、而是在编译期间进行代码调度和优化的；前瞻执行 ：解决掌握相关的方法,它对分支指

4、令的结果进行推测,然后按这个推测结果连续取指、 流出和执行后续的指令；只是指令执行的结果不是写回到寄存器或储备器,而是放到一个称为 ROB 的缓冲器中；等到相应的指令得到“ 确认”（即的确是应当执行的）后,才将结果写入寄存器或储备器；超标量： 一种多指令流出技术；它在每个时钟周期流出的指令条数不固定,依代码的详细情况而定,但有个上限；超流水：在一个时钟周期内分时流出多条指令；循环绽开： 是一种增加指令间并行性最简洁和最常用的方法；它将循环绽开如干遍后,通过重命名和指令调度来开发更多的并行性；多级储备层次：采纳不同的技术实现的储备器,处在离CPU 不同距离的层次上,各储备器之间一般满意包涵关系,

5、即任何一层储备器中的内容都是其下一层（离 CPU 更远的一层）储备器中内容的子集；目标是达到离CPU 最近的储备器的速度,最远的储备器的容量；组相联映象：主存中的每一块可以放置到 Cache 中唯独的一组中任何一个地方（Cache 分成如干组,每组由如干块构成）；写直达法： 在执行写操作时,不仅把信息写入 Cache 中相应的块, 而且也写入下一级储备器中相应的块；写回法：只把信息写入 Cache 中相应块,该块只有被替换时,才被写回主存；TLB ：一个专用高速储备器,用于存放近期常常使用的页表项,其内容是页表部分内容的一个副本；网络直径 ：指互连网络中任意两个结点之间距离的最大值；结点度：指

6、互连网络中结点所连接的边数（通道数）；等分带宽 ：把由 N 个结点构成的网络切成结点数相同（口边数的最小值；对称网络：从任意结点来看,网络的结构都是相同的；N/2 ）的两半,在各种切法中,沿切多 Cache 一样性：多处理机中,当共享数据进入Cache,就可能显现多个处理器的Cache 中都有同一储备器块的副本,要保证多个副本数据是一样的；名师归纳总结 - - - - - - -第 2 页,共 12 页精选学习资料 - - - - - - - - - 简答题：1、试用实例说明运算机系统结构、运算机组成与运算机实现之间的相互关系；答：运算机系统结构：传统机器程序员所看到的运算机属性,即概念性结构

7、与功能特性；运算机组成： 运算机系统结构的规律实现,以及规律设计等；包含物理机器级中的数据流和掌握流的组成运算机实现：运算机组成的物理实现,包括处理机、主存等部件的物理结构,器件的集成度和速度,模块、插件、底板的划分与连接,信号传输,电源、冷却及整机装配技术等；运算机组成是运算机系统结构的规律实现；运算机实现是运算机组成的物理实现；一种体系结构可以有多种组成；一种组成可以有多种实现；如在设计主存系统时,确定主存容量、编址方式、寻址范畴等属于运算机系统结构；确定主存周期、规律上是否采纳并行主存、规律设计等属于运算机组成；挑选储备芯片类型、微组装技术、线路设计等属于运算机实现；2、提高运算机系统并

8、行性的 3 种技术途径分别是？答：并行性： 运算机系统在同一时刻或者同一时间间隔内进行多种运算或操作；只要在时间上相互重叠,就存在并行性；它包括同时性与并发性两种含义；时间重叠：使多个处理过程在时间上相互错开,交叉轮番地使用同一套硬件设备的各个部分,提高硬件利用率,缩短执行时间,例如,指令流水线处理机；资源重复： 在并行性概念中引入空间因素,以数量取胜；通过重复设置硬件资源,大幅度地提高运算机系统的性能；例如,阵列处理机；资源共享：这是一种软件方法,它使多个任务按肯定时间次序轮番使用同一套硬件设备；3、 简述先行掌握的基本思想；答：先行掌握技术是把缓冲技术和预处理技术相结合；缓冲技术是在工作速

9、度不固定的两个功能部件之间设置缓冲器,用以平滑它们的工作；预处理技术是指预取指令、对指令进行加工以及预取操作数等；采纳先行掌握方式的处理机内部设置多个缓冲站,用于平滑主存、 指令分析部件、 运算器三者之间的工作；这样不仅使它们都能独立地工作,充分劳碌而不用相互等待,而且使指令分析部件和运算器分别能快速地取得指令和操作数,大幅度地提高指令的执行速度和部件的效率； 这些缓冲站都按先进先出的方式工作,而且都是由一组如干个能快速拜访的储备单元和相关的掌握规律组成；采纳先行掌握技术可以实现多条指令的重叠说明执行；4、简述三种向量处理方式,它们对向量处理机的结构要求有何不同？答 1 横向处理方式：如向量长

10、度为 N,就水平处理方式相当于执行 N 次循环；如使用流水线, 在每次循环中可能显现数据相关和功能转换,不适合对向量进行流水处理； 2纵向处理方式： 将整个向量按相同的运算处理完毕之后,再去执行其他运算；适合对向量进行流水处理,向量运算指令的源/ 目向量都放在储备器内,使得流水线运算部件的输入、输名师归纳总结 出端直接与储备器相联,构成 M-M型的运算流水线； 3纵横处理方式： 把长度为 N的向量第 3 页,共 12 页分为如干组,每组长度为n,组内按纵向方式处理,依次处理各组,组数为N/n ,适合流- - - - - - -精选学习资料 - - - - - - - - - 水处理；可设长度为

11、n 的向量寄存器,使每组向量运算的源/ 目向量都在向量寄存器中,流水线的运算部件输入、输出端与向量寄存器相联,构成5、 简述 Tomasulo 算法的基本思想；R-R 型运算流水线；答：核心思想是： 记录和检测指令相关,操作数一旦就绪就立刻执行,把发生 RAW 冲突的可能性减小到最少； 通过寄存器换名来排除 WAR 冲突和 WAW 冲突；寄存器换 名是通过保留站来实现,它储存等待流出和正在流出指令所需要的操作数；基本思想：只要操作数有效,就将其取到保留站,防止指令流出时才到寄存器中取数据,这就使得即将执行的指令从相应的保留站中取得操作数,而不是从寄存器中；指令的执行 结果也是直接送到等待数据的

12、其它保留站中去；因而,对于连续的寄存器写,只有最终一 个才真正更新寄存器中的内容；一条指令流出时,存放操作数的寄存器名被换成为对应于 该寄存器保留站的名称（编号）；运算题1、某台主频为 400MHz 的运算机执行标准测试程序,程序中指令类型、执行数量和平 均时钟周期数如下：指令类型指令执行数量平均时钟周期数整数450001数据传送750002浮点80004分支15002求该运算机的有效CPI 、 MIPS 和程序执行时间；解：（1）CPI 45000 175000 2 8000 41500 2 / 129500 1.776或460 259s（2）MIPS 速率 f/ CPI 400/1.776

13、 225.225MIPS 或5180MIPS259（3）程序执行时间= 45000 175000 28000 41500 2400=5752、 将运算机系统中某一功能的处理速度加快10 倍,但该功能的处理时间仅为整个系统运行时间的 40%,就采纳此增强功能方法后,能使整个系统的性能提高多少？解： 由题可知：可改进比例 = 40% = 0.4 部件加速比 = 10 依据 Amdahl 定律可知：系统加速比1.010. 4.156251.5625 倍；410采纳此增强功能方法后,能使整个系统的性能提高到原先的3、假设某应用程序中有 如下表所示：4 类操作,通过改进,各操作获得不同的性能提高；详细数

14、据名师归纳总结 操作类型程序中的数量改进前的执行时间改进后的执行时间第 4 页,共 12 页（百万条指令）（周期）（周期）- - - - - - -精选学习资料 - - - - - - - - - 操作 11021操作 2302015操作 335103操作 41541（1）改进后,各类操作的加速比分别是多少？（2）各类操作单独改进后,程序获得的加速比分别是多少？（3）4 类操作均改进后,整个程序的加速比是多少？解：依据 Amdahl 定律Sn1Fe可得Si各类操作单独改进后, 1FeSe操作类型各类操作的指令条数在各类操作的加速比程序中所占的比例Fi程序获得的加速比操作 111.1%21.06

15、操作 233.3%1.331.09操作 338.9%3.331.37操作 416.7%41.144 类操作均改进后,整个程序的加速比：S n 11F i2.16F iS i4、 有一指令流水线如下所示入1 2 3 4 出“瓶颈 ” ；对于你所给50ns 50ns 100ns 200ns （1） 求连续输入10 条指令,该流水线的实际吞吐率和效率；（2） 该流水线的 “瓶颈 ” 在哪一段？请实行两种不同的措施排除此出的两种新的流水线,连续输入 解：（1）Tpipelinemtin1tmax20050i11002009502200nsTPnTpipeline1220ns110 条指令时,其实际吞吐

16、率和效率各是多少？ETPimtiTP400545.45%1m411（2）瓶颈在 3、4 段；变成八级流水线（细分）名师归纳总结 - - - - - - -第 5 页,共 12 页精选学习资料 - - - - - - - - - 入123_13_24-14_14_4出150ns50ns50ns50ns4-250ns50ns3-123-24-34-4mTpipeline8i1tin1tmax50950850nsTPnTpipeline185ns11058.82%ETPmTP400tii1m817重复设置部件TPnTpipeline185ns1E400108508101758.82%段4_41121

17、324351627384510678910时间4_34_24_13_2456789103_12912345678910850ns5、有一个流水线由 4 段组成,其中每当流经第 3 段时,总要在该段循环一次,然后才能流到第 4 段；假如每段经过一次所需要的时间都是 t,问：（1） 当在流水线的输入端连续地每 t 时间输入任务时,该流水线会发生什么情形？（2） 此流水线的最大吞吐率为多少？假如每 2 t 输入一个任务,连续处理 10 个任务时的实际吞吐率和效率是多少？名师归纳总结 - - - - - - -第 6 页,共 12 页精选学习资料 - - - - - - - - - （3） 当每段时间

18、不变时,如何提高该流水线的吞吐率？仍连续处理 10 个任务时,其 吞吐率提高多少？解：（1）会发生流水线堵塞情形；第 1 个任务S1S2S3S3S4S3S4S3S4S3S4第 2 个任务S1S2stallS3第 3 个任务S1stallS2stallS3第 4 个任务S1stallS2stallS3（2）段4111t12344556677889910t时间3223345678910 1021234567891035678910123 24TPmax1t102354.35%2Tpipeline23tTpnTpipelineETP5t45092（3）重复设置部件 t3_1123_24 t t t

19、t段名师归纳总结 4111212345678910t时间第 7 页,共 12 页3_22446688101014 3_11335577992234567891012345678910- - - - - - -精选学习资料 - - - - - - - - - TPnTpipeline1014t57t吞吐率提高倍数57tt1.6410236、 有一条静态多功能流水线由5 段组成, 加法用 1、3、4、5 段, 乘法用 1、2、5 段,第 3 段的时间为2 t,其余各段的时间均为t,而且流水线的输出可以直接返回输入端或4暂存于相应的流水寄存器中；现要在该流水线上运算A iBi,画出其时空图,并计算其

20、吞吐率、加速比和效率；i1 t 加法2 t t 1 2 3 4 5 t t 乘法A 1B1、A 2B 2、解：第一,应挑选适合于流水线工作的算法；对于此题,应先运算A 3 B3 和 A 4B 4；再运算 A 1B1 A 2B 2和A 3B3 A 4B4；然后求总的结果；其次,画出完成该运算的时空图,如下列图,图中阴影部分表示该段在工作；段A B C D A B C D A B C D 5 A=A 1B14 B=A 2 B23 C=A 3 B3D=A 4B42 1 输0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 时间入A1A2A3A 4A C A

21、B B1B2B3B4B D C D 由图可见,它在18 个 t 时间中,给出了7 个结果；所以吞吐率为：假如不用流水线,由于一次求积需TP7t5 t,就产生上述7 个结果共需1 83 t,一次求和需（4 5+3 3） t =29 t；所以加速比为：S2 9t1 .611 8t该流水线的效率可由阴影区的面积和5 个段总时空区的面积的比值求得：名师归纳总结 E45330 . 3 22第 8 页,共 12 页518- - - - - - -精选学习资料 - - - - - - - - - 7、 动态多功能流水线由 6 个功能段组成,如下图：加法S1 S2 S3 S4 S5 S6 乘法其中, S1、S

22、4、S5、S6 组成乘法流水线,S1、S2、S3、S6 组成加法流水线,各个功能段时间均为 50ns,假设该流水线的输出结果可以直接返回输入端,而且设置有足够的缓冲5寄存器,如以最快的方式用该流水运算：i1xiyizi（1）画出时空图；（2）运算实际的吞吐率、加速比和效率；解：机器一共要做 10 次乘法, 4 次加法；8、设指令流水线由取指令、分析指令和执行指令3 个部件构成,每个部件经过的时间为 t,连续流入12 条指令；分别画出标量流水处理机以及ILP 均为 4 的超标量处理机 、超流水处理机的时空图,并分别运算它们相对于标量流水处理机的加速比；解：标量流水处理机的时空图：名师归纳总结 -

23、 - - - - - -第 9 页,共 12 页精选学习资料 - - - - - - - - - 执行分析取指14 时间执行完 12 条指令需 T114 t；超标量流水处理机的时空图：执行分析取指5 时间超标量处理机时空图超标量流水处理机中,每一个时钟周期同时启动4 条指令；执行完12 条指令需T 25 t,相对于标量流水处理机的加速比为：超长指令字处理机中,每S 2T 114t2. 83 条长指令；执行完12 条T 25t4 条指令组成一条长指令,共形成指令需 T 35 t,相对于标量流水处理机的加速比为：S 3T 114tt2. 8T35超流水处理机的时空图：名师归纳总结 - - - -

24、- - -第 10 页,共 12 页精选学习资料 - - - - - - - - - 执行分析取指超流水处理机中,每4 5 5.75 时间12 条指令需 T45.75 t,1/4 个时钟周期启动一条指令；执行完相对于标量流水处理机的加速比为：9、 假设对指令S 4T 114tt2 . 435Cache 的拜访占全部拜访T45 .75Cache 的拜访占全部拜访的75%；而对数据的 25%；Cache 的命中时间为 1 个时钟周期,失效开销为 50 个时钟周期,在混合 Cache 中一次 load 或 store 操作拜访 Cache 的命中时间都要增加一个时钟周期,32KB 的指令 Cache

25、的失效率为 0.39%,32KB 的数据 Cache 的失效率为 4.82%,64KB 的混合 Cache 的失效率为1.35%；又假设采纳写直达策略,且有一个写缓冲器,并且忽视写缓冲器引起的等待；试问指令 Cache 和数据 Cache 容量均为32KB 的分别 Cache 和容量为 64KB 的混合 Cache 相比,哪种 Cache 的失效率更低？两种情形下 平均访存时间 各是多少？解：（1）依据题意,约 75%的访存为取指令；因此,分别 Cache 的总体失效率为： （ 75% 0.15%）（ 25% 3.77%） 1.055%；容量为 128KB 的混合 Cache 的失效率略低一些

26、,只有 0.95%；（2）平均访存时间公式可以分为指令拜访和数据拜访两部分：平均访存时间指令所占的百分比 （读命中时间读失效率 失效开销）数据所占的百分比 （数据命中时间数据失效率 失效开销）所以,两种结构的平均访存时间分别为：分别 Cache 的平均访存时间75% （ 1 0.15% 50） 25% （ 13.77% 50）（ 75% 1.075）（ 25% 2.885） 1.5275 混合 Cache 的平均访存时间75% （ 1 0.95% 50） 25% （ 110.95% 50）（ 75% 1.475）（ 25% 2.475） 1.725因此,尽管分别Cache 的实际失效率比混合C

27、ache 的高,但其平均访存时间反而较低；分别 Cache 供应了两个端口,排除了结构相关；10、 给定以下的假设,试运算直接映象Cache 和两路组相联Cache 的 平均拜访时间以及 CPU 的性能 ；由运算结果能得出什么结论？名师归纳总结 （1） 抱负 Cache 情形下的 CPI 为 2.0,时钟周期为2ns,平均每条指令访存1.2 次；第 11 页,共 12 页- - - - - - -精选学习资料 - - - - - - - - - （2） 两者 Cache 容量均为 64KB ,块大小都是 32 字节；（3） 组相联 Cache 中的多路挑选器使CPU 的时钟周期增加了10；（4

28、） 这两种 Cache 的失效开销都是80ns；（5） 命中时间为1 个时钟周期；（6） 64KB 直接映象 Cache的失效率为1.4,64KB 两路组相联 Cache 的失效率为 1.0；解：平均拜访时间命中时间失效率 失效开销平均拜访时间 1-路=2.0+1.4% *80=3.12ns平均拜访时间 2-路=2.0*1+10%+1.0% *80=3.0ns两路组相联的平均拜访时间比较低CPUtime=（CPU执行+储备等待周期）*时钟周期CPU time=IC （CPI执行+总失效次数 /指令总数 * 失效开销）*时钟周期=IC（CPI 执行*时钟周期） +（每条指令的访存次数CPU ti

29、me 1-way=IC2.0*2+1.2*0.014*805.344ICCPU time 2-way=IC2.2*2+1.2*0.01*805.36ICCPU time 2way相对性能比：5.36/5.344=1.003CPU time 1way*失效率 *失效开销 *时钟周期）直接映象 cache 的拜访速度比两路组相联 cache 要快 1.04 倍,而两路组相联 Cache 的平均性能比直接映象 cache要高 1.003 倍；因此这里挑选两路组相联；课本相关重点：P66、P67 （时空图、加速比、吞吐率、效率）P116 （Tomasulo 算法基本思想）P136 （基于静态调度的多流出技术）P168、P172 （平均访存时间、CPU 时间）P271 （加速比）名师归纳总结 - - - - - - -第 12 页,共 12 页