2022年微机原理与接口技术第六章习题解答.docx

《2022年微机原理与接口技术第六章习题解答.docx》由会员分享，可在线阅读，更多相关《2022年微机原理与接口技术第六章习题解答.docx（11页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选学习资料 - - - - - - - - - 微机原理与接口技术（楼顺天其次版）习题解答第 6 章 总线及其形成6.1 答：内储备器按其工作方式的不同,可以分为随机存取储备器（简称随机储备器或 RAM）和只读储备器（简称 ROM）；随机储备器； 随机储备器答应随机的按任意指定地址向内存单元存入或从该单元取出信息,对任一地址的存取时间都是相同的；由于信息是通过电信号写入储备器的,所以断电时RAM中的信息就会消逝；运算机工作时使用的程序和数据等都储备在RAM中,假如对程序或数据进行了修改之后,应当将它储备到外储备器中,否就关机后信息将丢失；通常所说的内存大小就是指 RAM的大小,一般以 KB或

2、 MB为单位；只读储备器；只读储备器是只能读出而不能随便写入信息的储备器；ROM中的内容是由厂家制造时用特别方法写入的,或者要利用特别的写入器才能写入；当运算机断电后,ROM中的信息不会丢失；当运算机重新被加电后,其中的信息保持原先的不变,仍可被读出； ROM相宜存放运算机启动的引导程序、启动后的检测程序、系统最基本的输入输出程序、时钟控制程序以及运算机的系统配置和磁盘参数等重要信息；6.2 答：储备器的主要技术指标有：储备容量、读写速度、非易失性、牢靠性等；6.3 答：在挑选储备器芯片时应留意是否与微处理器的总线周期时序匹配；作为一种保守的估量,在储备器芯片的手册中可以查得最小读出周期 tc

3、ycRRead Cycle Time 和最小写周期 t cycWWrite Cycle Time ；假如依据运算,微处理器对储备器的读写周期都比储备器芯片手册中的最小读写周期大,那么我们认为该储备器芯片是符合要求的,否就要另选速度更高的储备器芯片；8086CPU 对储备器的读写周期需要 4 个时钟周期 一个基本的总线周期 ；因此,作为一种保守的工程估量,储备器芯片的最小读出时间应满意如下表达式：t cycR4T tdatDT 其中： T 为 8086 微处理器的时钟周期；t da为 8086 微处理器的地址总线延时时间；tD 为各种因素引起的总线附加延时；这里的 tD 应当认为是总线长度、附加

4、规律电路、总线驱动器等引起的延时时间总和；同理,储备器芯片的最小写入时间应满意如下表达式：tcycW 4TtdatDT 6.4 答：全地址译码、部分地址译码和线选；全地址译码方式下CPU 地址总线的全部地址均参与储备单元的地址译码,储备单元地址唯独；部分地址译码方式和线选方式下 CPU 地址总线的有一些地址信号没有参与译码,唯独,有重复；就取 0 或取 1 均可,所以储备器的储备单元地址不名师归纳总结 6.5 答：数据总线的低8 位接偶储备体,高8 位接奇储备体；地址总线的A19A1 同时对奇第 1 页,共 7 页偶储备体寻址,地址总线的A0 只与偶地址储备体连接,BHE 与奇地址储备体连接；

5、6.6 答： 11k 1 32K8256片,片内寻址：A 0:A 9,共 10 位；片选掌握信号：1 K1A 10:A 15,共 6 位；21k 4 32K864片,片内寻址：A 0:A 9,共 10 位；片选掌握信号：1 K4A 10:A 15,共 6 位；34k 8 32K88片,片内寻址：A 0:A 11,共12 位；片选掌握信号：4 K8- - - - - - -精选学习资料 - - - - - - - - - A 12:A 15,共 4 位；416k 4 32K84片,片内寻址：A 0:A 13,共 14 位；片选掌握信号：16K4A A ,共 2 位；6.7 答：11k 1 256

6、 K 8 2048 片,片内寻址：A 0 : A 9,共 10 位；片选掌握信1 K 1号：A 10 : A 19,共 10 位；21k 4 256 K 8512 片,片内寻址：A 0 : A 9,共 10 位；片选掌握信号：1 K 4A 10 : A 19,共 10 位；34k 8 256 K 8 64 片,片内寻址：A 0 : A 11,共 12 位；片选掌握信号：4 K 8A 12 : A 19,共 8 位；416k 4 256 K 8 32 片,片内寻址：A 0 : A 13,共 14 位；片选掌握信号：16 K 4A 14 : A 19,共 6 位；156.8 答： 32K= 2 =

7、8000H,所以,最高地址为：4000H+8000H-1=BFFFH,就,可用的最高地址为 0BFFFH. 14 6.9 答： 7FFFH-4000H+1=4000H= 2=16KB,内存容量为16KB；6.10 答：由于 6264 的片容量为 8KB；RAM储备区域的总容量为 故需要 2 片 6264 芯片；连接图如图 6.10 所示；03FFFH-00000H+1=4000H=16KB,6264A0A 12A 0D 0D0D7MEMRA 12D 7OEMEMWWE5VCS 2CS 174LS138A 13A 145VAY0A 06264D 0BY 1Y 2A 15CA A16 17G2 A

8、Y 3A 12D 7Y 4Y 5A A18 19G2 BY 6MEMWOEG1Y7MEMRWECS 2CS 1图 6.10 与 8088 系统总线的连接图名师归纳总结 - - - - - - -第 2 页,共 7 页精选学习资料 - - - - - - - - - 检测程序段：MOV AX,0000H MOV DS,AX MOV SI,0 MOV CX,16*1024 MOV AL,55H CMPL: MOV SI,AL MOV BL,SI CMP BL,AL JNE ERROR INC SI LOOP CMPL MOV DL,0EEH JMP NEXT ERROR: MOV DL,01H N

9、EXT: 6.11 答： EPROM芯片的编程有两种方式：标准编程和快速编程；在标准编程方式下, 每给出一个编程负脉冲就写入一个字节的数据；Vpp 上加编程电压,地址线、数据线上给出要编程单元的地址及其数据,并使CE =0, OE =1；上述信号稳固后,在 PGM 端加上宽度为50ms 5ms的负脉冲,就可将数据逐一写入；写入一个单元后将OE变低,可以对刚写入的数据读出进行检验；快速编程使用100s 的编程脉冲依次写完全部要编程的单元,然后从头开头检验每个写入的字节；如写的不正确,就重写此单元；写完再检验,不正确可重写；EEPROM编程时不需要加高电压,也不需要特地的擦除过程；并口线EEPRO

10、M操作与 SRAM相似,写入时间约 5ms；串行 EEPROM写操作按时序进行,分为字节写方式和页写方式；6.12 答：8088 最大方式系统与储备器读写操作有关的信号线有：地址总线 A 0 : A 19,数据总线：D 0 : D 7,掌握信号：MEMR MEMW；依据题目已知条件和 74LS138 译码器的功能,设计的板内数据总线驱动电路如图 6.12（a）所示,板内储备器电路的连接电路图如图 6.12 （b）所示；74LS245MEMRD0D7A0 A7B0 B7XD0XD7DIREMEMW74LS138的Y074LS138的Y174LS138的Y274LS138的Y3图 6.12 （a）

11、板内数据总线驱动电路名师归纳总结 - - - - - - -第 3 页,共 7 页精选学习资料 - - - - - - - - - 图 6.12 （ b）板内储备器电路的连接图6.13 答： Intel 2764 的片容量为 8KB,而题目给出的地址共 32KB,说明有 4 个地址区重叠,即采纳部分地址译码时,有 2 条高位地址线不参与译码（即 A 13 , A 不参与译码） ；地址译码电路及 2764 与总线的连接如图 6.13 所示；2764A15A0A12A0 D0 D7D0D7A12MEMROEVPP+5VCEPGMA16A17A18A19图 6.13 地址译码电路及 2764 与总线

12、的连接6.14 答： 2K 8 的 Intel 6116SRAM 芯片有 11 个地址引脚, 8 个数据引脚,现形成 4KB 的储备器, 就需要两块 6116 的芯片进行字节扩展；2000H3FFFH 有 8KB ,所以必定有地址重叠,应当采纳部分地址译码方式；依据地址范畴,行片选译码；A15A 13 必为 001,A 12 与 A 11 使用一个进名师归纳总结 - - - - - - -第 4 页,共 7 页精选学习资料 - - - - - - - - - 在图中 A 11 没有参与译码, 当 A 15A 11为 00100 或 00101 时会选中上面的 6116 芯片, 所以上面 611

13、6 芯片的地址范畴为：2000H2FFFH ；当 A 15A 11 为 00110 或 00111 时会选中下面的 6116 芯片,所以下面 6116 芯片的地址范畴为：3000H3FFFH ；6.15 答：（1）00000H01FFFH 为 8KB ,03000H03FFFH 为 4KB ,所以需要 6 个 4K 4 的ROM 芯片,共 3 组；（2）6.16 答：（1）70000H7BFFFH 有 0C000H 字节,即 48KB ,依据题图,给出的 SRAM 芯片名师归纳总结 - - - - - - -第 5 页,共 7 页精选学习资料 - - - - - - - - - 为 16K 8

14、；所以需要 3 片储备芯片；（2）3 个芯片的地址范畴分别为：（3）6.17 答：程序如下：STARTADDR = 2000H CHECKNUM = 9000H CODE SEGMENT ASSUME CS:CODE 70000H73FFFH ,74000H77FFFH ,78000H7BFFFH ；START: MOV AX,0 ;将数据段段地址寄存器DS 设为 0000H MOV DS,AX MOV BX,STARTADDR MOV CX,CHECKNUM MOV DX,0 ;用 DX 来计出错内存单元的个数XH: MOV SI,1000H ;用 SI 进行出错字节单元地址储备寻址 MOV

15、 AL,55H MOV BX,AL ;写入 CMP BX,AL ;读出,比较 JNZ ERROR MOV AL,0AAH MOV BX,AL CMP BX,AL JNZ ERROR JMP RIGHT ERROR: INC DX ;出错字节单元数增1 1000H 开头的缓冲区MOV SI,BX ;将出错字节单元的地址存入INC SI 名师归纳总结 - - - - - - -第 6 页,共 7 页精选学习资料 - - - - - - - - - INC SI RIGHT: INC BX LOOP XH HLT CODE ENDS END START 的片容量为 8KB,RAM储备区总容量为 6.

16、18 答： 73FFFH-70000H+1=4000H=16K； ntel 6264 16KB,故需要 2 片 6264；8086 最小方式系统与储备器读写操作有关的信号线有：地址总线 A 0 : A 19,数据总线：D 0 : D 15,掌握信号：M / IO RD WR BHE；此 SRAM电路与 8086 系统总线的连接图如图 6.18 所示；6264A 19A 15A 14A0G2AA1A 13A06264D0D0D7A12D7D 8D 15RDOEWRWE+5VCS 2D0CS 1Y0A0G2BY1MIOY2A12D7G1Y3A 18CY4OEY5WEA17BY6A16AY7CS2B

17、HECS 1图 6.18 SRAM 电路与 8086 系统总线的连接图 6.19 答： 28C16的引脚功能：VCC,GND：电源和地A 10A：11 位地址线,可寻址2KB地址空间D 7D：8 位数据线WE：写答应,低电平有效；OE ：输出答应,低电平有效；CE ：片选信号,低电平有效；6.19 所示；D 0D 1D 2D 3D 4D 5D 6D 7依据所学学问,28C16与 8088 系统的连接图如图D 0D8A 0A 1A 2A 3A 4A 5A 6A 7A 8A 9A 1028C16A 0A 10A 19 A 17 A 16 A 15A 14A 13 A 12 A 11A 18MEMRMEMWCS OE WE图 6.19 28C16 与 8088 系统的连接图名师归纳总结 - - - - - - -第 7 页,共 7 页