2022年半导体集成电路复习总结.docx

《2022年半导体集成电路复习总结.docx》由会员分享，可在线阅读，更多相关《2022年半导体集成电路复习总结.docx（11页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选学习资料 - - - - - - - - - 学习必备 欢迎下载1、 隐埋层杂质的挑选原就；杂质固溶度大,以使集电极串联电阻降低；高温时在硅中的扩散系数要小,以减小外延时隐埋层杂质上推到外延层的距离；与硅衬底晶格匹配好,以较小应力因此最抱负的隐埋层杂质是砷（As）2、 外延层厚度包括哪几个部分,公式里的四项分别指什么？延层厚度应满意 TepiXjc+Xmc+TBL-up+Tepi-ox 集区扩散结深 Xjc 、集电极耗尽区宽度 Xmc、埋层扩散上推距离 TBL-up 和为外延淀积 tepi-ox; 后各道工序生成的氧化层所消耗的外延层的厚度 3、 双极集成电路工艺中的七次光刻和四次扩散分别

2、指什么？七次光刻 ：N+隐埋层扩散孔光刻；P+隔离扩散孔光刻；P型基区扩散孔光刻；N+发射区扩散孔光刻；引线接触孔光刻；金属化内连线光刻；压焊块光刻；四次扩散 ：隐埋层扩散；P 型隔离扩散； P型基区扩散； N+发射区扩散；4、 集成和分立的双极型晶体管结构上有何区分？在 pn 结隔离工艺中,典型 NPN集成晶体管的结构是四层三结构,（NPN管高浓度 N型扩散发射区, NPN管 P型扩散基区, n 型外延层（ PNP管集电极）,p 型衬底 EB 结 BC结 CS结）而分立的是三层二结结构 5、 扩散电阻最小条宽的确定原就；（P58）设计规章打算的最小扩散条宽 Wmin 工艺水平和电阻精度要求所

3、打算的最小电阻条宽 Wr,min 流经电阻的最大电流打算 Wr,min 分析了对电阻最小条宽的三种限制,在设计扩散电阻的最小条宽时应取其中最大的一个 6、 SBD与一般二极管的相比,有哪些特点？SDB的正向导通压降 Uth 小; SDB是多子导电器件,转变电压时,响应速度快；小注入时 SBD的反向饱和电流 Ids 大; SDB正向电压温度系数小；7、 集成电阻器和电容器的优缺点；（P55）优点： 元件间的匹配及温度跟踪好 可制作范畴有限,不能太大,也不能太小；缺点： 精度低,肯定误差大；温度系数较大；占用的芯片面积大,成本高；11、横向 PNP管的直流电流放大倍数小的缘由；P31-34 存在纵

4、向 PNP的影响 在图形设计上削减发射区面积与周长之比 A. B 在工艺上可采纳增大结深及采纳埋层工艺等方法 横向 PNP管本身结构上的限制 A. 其横向平均基区宽度不行能做得太小 B. 发射极注入效率低 C. 表面复合影响大 12、减小 NPN晶体管中的集电极串联电阻 r CS的方法；（P24）在工艺设计上,采纳加埋层的方法以减小rcs ,在满意工作电压要求情形下减小外名师归纳总结 延层电阻率和厚度,采纳深N+集电极接触扩散以减小rcs ；第 1 页,共 6 页在版图设计上,电极次序采纳BEC排列来减小LEC ,以减小 rc2 ,采纳双集电极或马蹄形集电极图形减小rc2 ,但芯片面积及寄生电

5、容增大了；- - - - - - -精选学习资料 - - - - - - - - - 学习必备 欢迎下载13、衬底 PNP的特点；（P37）纵向 PNP管的 C区为整个电路的公共衬底,直流接最负电位,沟通接地； 适用范畴有限,只能用作集电极接最负电位的射极跟随器；晶体管作用发生在纵向,各结面较平整, 发射区面积可以做得较大,工作电流比横向PNP大； 由于衬底作集电区,所以不存在有源寄生效应,故可以不用埋层；外延层作基区,基区宽度较大,且硼扩散 运系数和发射效率较低,电流增益较低；p 型发射区的方块电阻较大,因此基区输由于一般外延层电阻率 epi 较大,使基区串联电阻较大；14、集成二极管中最常

6、用的是哪两种,详细什么特点？（P40）集成齐纳二极管：反向工作的 BC短接二极管, 没有寄生 PNP效应, 且储存时间最短,正向压降低；次表面齐纳管：单独BC结二极管,不需要发射结,面积可以做得很小,结电容小,开关时间短,正向压降也很低,且击穿电压高 15、 SCT的工作特点？（P43）（1）当 SCT工作于正向工作区或截止区时,有（VBE0 VBC0 或 VBE0 VBC0,此时又可分为两种情形：VBC小于 SBD的导通压降, SBD仍未导通,所以 I B,=I B；VBC大于 SBD的导通压降,于是 SBD导通, IB被分流,晶体管的 VBC被钳位 0.45V 16、 MOS集成电路工艺中

7、提高场开启电压的方法？（P46）加厚场氧化层的初始厚度,并严格掌握随后加工中的腐蚀量；1.在场区注入 （或扩散） 与衬底同型的杂质,以提高衬底表面浓度,但掺入杂质要适当；CMOS反相器设计采纳两种准就：对称波形设计准就；准对称波形准就；3饱和 E/E 自举反相器的输出高电平比电源电压低一个开启电压；耗尽负载反相器,负载管为耗尽型 MOSFET,其栅源短接；4. 有比反相器和无比反相器（P119）有比反相器 在输出低电平常, 驱动管和负载管同时导通,其输出低电平由驱动管的导通电阻 RON和负载管的等效电阻 REL的分压打算； 为了保持足够低的低电平,两个等效电阻应保持肯定的比值；无比反相器 在输

8、出低电平常,只有驱动管导通,负载管是截止的,在抱负的情形下,其输出低电公平于零；5 什么是导电因子,其值是多少？名师归纳总结 导电因子 ：k1COXWP122）第 2 页,共 6 页2L6 CMOS反相器三个工作区之间的关系（- - - - - - -精选学习资料 - - - - - - - - - 8.CMOS反相器功耗的组成？（学习必备欢迎下载P129）由动态功耗PD和静态功耗 Ps 组成；PA 负载电容的充电和放电造成的功耗PT；动态功耗：开关瞬态电流造成的功耗静态功耗：反向漏电流造成的功耗；9. 噪声容限是指与输入输出特性亲密相关的参数. 通常用低噪声容限和高噪声容限来确定 高电平噪声

9、容限：驱动门最小输出高 电平与接收门最小输入高电平之差的绝 对值 VNMH=|VOH,min-VIH,min | 低电平噪声容限：驱动门最大输出低 电平与被驱动门的最大输入低电平之差 的肯定值 VNML=|IL , max-VOL,max|NMLVILVOLNMHVOHVIH10. CE理论： 器件尺寸可以减小寄生电容 和沟道长度, 从而改善电路的性能和集成 度； MOS器件尺寸缩小后,会引入一系列 的端沟道和窄沟道效应；MOS器件“ 按比例缩小” 的理论是建立在器件中的电场迁移和外形在器件尺寸缩小后保持不变的基础之上,称为恒定电场理论,简称 CE理论；（ P136）11 考虑一个电阻负载反相

10、器电路：运算 VTC曲线上的临界电压值（反相器的设计质量；VDD=5V,KN=20uA/V2 ,VT0=0.8V,RL=200K ,W/L=2；VOL、VOH、VIL 、VIH）及电路的噪声容限,并评判该直流解： KN=KNW/L=40uA/V2 -1 KNRL=8VDD/KNRL=0.147V Vin VT0时,驱动管截止,Vout = VOH= VDD=5V VOL=VDD-V T0+1/K NRL-VDD-V T0+1/KNRL -2V 2VIL = VT0+1/KNRL=0.925V VIH=VT0+8VDD/3 KNRL-1/K NRL=1.97V VNML=VIL -V OL=0.

11、78V 名师归纳总结 VNMH=VOH-V IH=3.03V 第 3 页,共 6 页 VNML过小,会导致识别输入信号时发生错误；为得到较好的抗噪声性能,较低的信号噪声容限应至少为VDD的 1/4 ,即 VDD=5V时取 1.25V ；- - - - - - -精选学习资料 - - - - - - - - - 学习必备 欢迎下载1 16. 第 160 页表 8.1 17. 动态门电路解决电荷再安排的方法（p159）使 MOS管电路中总的内部节点电容应小于一个限定的值,输出电容 Co和内部电容 Ci的比值至少应为 10：1,使的输出电压不行能造成下一级门的错误动作；假如需要一个很大的MOS管电路

12、,可以在输出端附加一个电容；采纳或非结构也有助于减小电荷再安排效应；对内部节点电容进行预充电；19. 传输门电路主要类型（p161）NMOS型、全传输门型、CMOS型、 PMOS上拉管型21. 课后习题 8.4 和 8.5 24. 储备器的分类及组成（p192）结构：储备体、地址译码器、读写电路25. 掩膜编程 ROM工作原理（ P194）26. 现场可编程 ROM分类及其结构 P198 PROM一般采纳双极型电路名师归纳总结 - - - - - - -第 4 页,共 6 页精选学习资料 - - - - - - - - - 分类：熔丝型学习必备欢迎下载PROM、结破坏（击穿型）PROM 27.

13、 各类 MOS单级放大电路的特点（P260）U DDN 2共源放大器 E/E 放大器N 1UoUi E/D 放大器 MOS源跟随器共栅放大器共源共栅放大器固定栅式 CMOS放大器CMOS互补放大器电阻负载 MOS放大器（共源放大器）电阻作为负载元件的缺点：高增益要求大阻值电阻值存在很大偏差,不易掌握 E/E 放大器（二极管负载）栅漏相接,工作在饱和区,M1、M2都工作在饱和区,M1为放大管, M2为负载管； E/D 放大器 负载管 N2 栅源短接, VGS=0,E/D 放大器的增益受衬偏调制效应的影响显著,通过减小 负载管的衬偏调制作用,可以获得较高增益； MOS源跟随器（共漏级放大器）具有输

14、入阻抗高,输出阻抗低,电压增益小于近于 1 的特点；共栅放大器 输出与输入相同,且输入阻抗很低；输出阻抗高,故可用作电流源；高频特性好,无电 容 Miller 效应； 共源共栅（ cascode ）放大器M1、M2组成共栅电路,M3为负载管,共源共栅放大器可以减弱放大管M1的电容影响,有利于展宽频带,并可以起到信号与负载的隔离作用；CMOS放大器（1）固定栅式 CMOS放大器 其中 NMOS管 M1为放大管, PMOS管 M2为负载管, PMOS管的栅接固定电位 VB,输入 两个 MOS管的衬底可以分别接到 信号只加到 NMOS管的栅源上, 由于阱的隔离作用,各自的源上,因而基本上排除了因衬底

15、效应而导致的性能退化；（2）CMOS互补放大器在相同工作电流下,电压增益远高于E/E、E/D 放大器,输出电阻也比它们的高,而且名师归纳总结 - - - - - - -第 5 页,共 6 页精选学习资料 - - - - - - - - - 有两种性能相接近的互补管子,学习必备欢迎下载缺点是工艺复杂、 占用管芯面积可以使很多模拟电路简化；较大；28. 精密匹配电流镜能达到精密匹配是由于采纳以下几个措施：增加了 T3 射随器缓冲,改善了 IB引入的电流传输差；利用 R1=R2的负反馈,减小 VBE引入的电流差；为抵消 I B3的影响,在 T2 的集电极增加射极跟随器 T4,利用 T4 的, 抵消

16、I B3,进一步 提高了 Ir 和 Io 的对称性 29. 电流镜镜像电流的运算 P272 30. 采纳有源负载的放大器的优点？有源负载的沟通阻抗rAC很大,所以使每级放大器的电压增益AV提高；因而可以削减放大器的级数；简化频率补偿；有源负载的直流电阻RDC很小,所以为获得高的电压增益AV不需要很高的电源电压,因而有源负载放大器可以在低压、小电流下工作；运放采纳有源负载差分输入级,可不需要额外原件,即可实现“ 单端化”31. 集成运放有四部分组成：差分输入级、中间增益级、推挽输出级和各级的偏置电路 32. 模拟集成电路对输出级的要求主要是：输出电压或输出电流幅度大,能向负载输出规定数量的功率,

17、而且静态功耗小；输入阻抗高、输出阻抗低,在前级放大器和外接负载间进行隔离；能满意频率响应的要求；具有过载和短路爱护 33. 集成运放的版图设计过程与数字集成电路一样,也分为几个步骤：划分隔离区；元器件图形和尺寸设计（晶体管的图形尺寸；电阻的设计；电容的设计）；布局和布线 （力求原件排列紧凑减小寄生效应影响；对要求对称的元件尽量对称；采 用热设计的方法；引出端的排列应与通用运算放大器的统一标准一样）34. 集成电路设计包括规律设计、电路设计、版图设计和工艺设计；通常有两种设计途径：正想设计和逆向设计；I ）正向设计流程：依据功能要求进行系统设计（画出框图）；划分成子系统进行规律设计；有规律图或功能块功能要求进行电路设计；由电路图设计版图,依据电路及现有工艺条件,经模拟验证再绘制总图；工艺设计,如原材料挑选,设计工艺参数,工艺方案,确定工艺条件,工艺流程；II ）逆向设计：提取横向尺寸；提取纵向尺寸；测试产品的电学参数；名师归纳总结 - - - - - - -第 6 页,共 6 页