微机原理与接口技术第四章教案.ppt

《微机原理与接口技术第四章教案.ppt》由会员分享，可在线阅读，更多相关《微机原理与接口技术第四章教案.ppt（54页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、微机原理与接口技术第四章 Still waters run deep.流静水深流静水深,人静心深人静心深 Where there is life,there is hope。有生命必有希望。有生命必有希望n 微型机的存储系统、分类及其特点微型机的存储系统、分类及其特点n 半导体存储芯片的外部特性及其与系统的连接半导体存储芯片的外部特性及其与系统的连接n 存储器扩展技术存储器扩展技术n 高速缓存高速缓存本章主要内容本章主要内容2n将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法组织起来软硬件相结合的方法

2、组织起来这样就构成了计算机的存储系统。这样就构成了计算机的存储系统。n系统的存储速度接近最快的存储器，容量接近最大的存储器。系统的存储速度接近最快的存储器，容量接近最大的存储器。微型机的存储系统微型机的存储系统nCache存储系统存储系统解决速度问题解决速度问题n虚拟存储系统虚拟存储系统解决容量问题解决容量问题高速缓冲存储器高速缓冲存储器主存储器主存储器主存储器主存储器磁盘存储器磁盘存储器3存储器的层次结构存储器的层次结构n微机拥有不同类型的存储部件微机拥有不同类型的存储部件n由上至下容量越来越大，但速度越来越慢由上至下容量越来越大，但速度越来越慢寄存器寄存器高速缓存高速缓存主存储器主存储器联

3、机外存储器联机外存储器脱机外存储器脱机外存储器快快慢慢小小大大容容量量速速度度CPU内核内核4存储器：内存、外存存储器：内存、外存n内存内存存放当前运行的程序和数据。存放当前运行的程序和数据。特点特点：快，容量小，随机存取，快，容量小，随机存取，CPU可直接访问可直接访问。通常由半导体存储器构成通常由半导体存储器构成RAM、ROMn外存外存存放非当前使用的程序和数据。存放非当前使用的程序和数据。特点特点：慢，容量大，顺序存取慢，容量大，顺序存取/块存取块存取。需调入内存后需调入内存后CPU才能访问才能访问。通常由磁、光存储器构成，也可以由半导体存储器构成通常由磁、光存储器构成，也可以由半导体存

4、储器构成磁盘、磁带磁盘、磁带、CD-ROM、DVD-ROM、固态盘固态盘5半导体存储器半导体存储器n由能够表示二进制数由能够表示二进制数“0”和和“1”的、具有记忆功能的一些的、具有记忆功能的一些半导体器件组成。如触发器、半导体器件组成。如触发器、MOS管的栅极电容等。管的栅极电容等。n能存放一位二进制数的器件称为一个存储元。能存放一位二进制数的器件称为一个存储元。n若干存储元构成一个存储单元。若干存储元构成一个存储单元。随机存取存储器（随机存取存储器（RAM）Random Access Memory只读存储器（只读存储器（ROM）Read Only Memory内存储器内存储器内存储器内存储

5、器静态存储器（静态存储器（SRAM）Static RAM动态存储器（动态存储器（DRAM）Dynamic RAM掩模掩模ROMPROMEPROMEEPROM6存储器的主要技术指标存储器的主要技术指标n存储容量存储容量：存储单元个数：存储单元个数M每单元位数每单元位数Nn存取时间存取时间：从启动读：从启动读(写写)操作到操作完成的时间操作到操作完成的时间n存取周期存取周期：两次独立的存储器操作所需间隔的最：两次独立的存储器操作所需间隔的最小时间小时间n平均故障间隔时间平均故障间隔时间MTBF（可靠性可靠性）n功耗功耗：动态功耗、静态功耗：动态功耗、静态功耗7随机存取存储器随机存取存储器RAM要求

6、掌握：要求掌握：nSRAM与与DRAM的主要特点的主要特点n几种常用存储器芯片及其与系统的连接几种常用存储器芯片及其与系统的连接n存储器扩展技术存储器扩展技术静态存储器静态存储器SRAM特点：特点：1.用双稳态触发器存储信息。用双稳态触发器存储信息。2.速度快（速度快（5ns），不需刷新，外围电路比较简单，但集），不需刷新，外围电路比较简单，但集成度低（存储容量小，约成度低（存储容量小，约1Mbit/片），功耗大。片），功耗大。3.在在PC机中，机中，SRAM被广泛地用作高速缓冲存储器被广泛地用作高速缓冲存储器Cache。4.对容量为对容量为M*N的的SRAM芯片，其地址线数芯片，其地址线数=

7、2M；数据线；数据线数数=N。反之，若。反之，若SRAM芯片的地址线数为芯片的地址线数为K，则可以推断，则可以推断其单元数为其单元数为2K个。个。8典型典型SRAM芯片芯片CMOS RAM芯片芯片6264（8K*8）：）：n主要引脚功能主要引脚功能n工作时序工作时序n与系统的连接使用与系统的连接使用6264D7-D0A12-A0OEWECS1CS26264外外部部引引线线图图地址线：地址线：A0A12数据线：数据线：D0 D7输出允许信号：输出允许信号：OE写允许信号：写允许信号：WE选片信号：选片信号：CS1、CS296264的工作过程的工作过程n读操作读操作10写操作写操作6264的工作过

8、程的工作过程116264操作与控制信号对应关系操作与控制信号对应关系126264与系统的连接与系统的连接D0D7A0A12WEOECS1CS2A0A12MEMWMEMR译码译码电路电路高位地址信号D0D7 13n将输入的一组二进制编码变换为一个特定的控制信号将输入的一组二进制编码变换为一个特定的控制信号n将输入的一组高位地址信号通过变换，产生一个有效的控制将输入的一组高位地址信号通过变换，产生一个有效的控制信号，用于信号，用于选中选中某一个存储器芯片，从而确定该存储器芯片某一个存储器芯片，从而确定该存储器芯片在内存中的地址范围在内存中的地址范围n译码方法有译码方法有:全译码：所有地址线都参与译

9、码全译码：所有地址线都参与译码部分译码：部分地址线参与译码部分译码：部分地址线参与译码线译码：线译码：译码电路译码电路14全译码全译码n用全部的高位地址信号作为译码信号，使得存储器芯片用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。的每一个单元都占据一个唯一的内存地址。存储器存储器芯片芯片译译码码器器低位地址低位地址高位地址高位地址全全部部地地址址片选信号片选信号15全译码连接图全译码连接图16全译码全译码n6264芯片的地址范围：芯片的地址范围：F0000HF1FFFH11110000000 11110001111A19A18A17A16A15A14A1

10、3&1#CS1A12A0D7D0高位地址高位地址线全部参线全部参加译码加译码6264A12-A0D7-D0#OE#WE17n用用部分高位地址部分高位地址信号（而不是全部）作为信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有译码信号，使得被选中得存储器芯片占有几组不同的地址范围。几组不同的地址范围。n下例使用高下例使用高5位地址作为译码信号，从而位地址作为译码信号，从而使被选中芯片的每个单元都占有两个地址，使被选中芯片的每个单元都占有两个地址，即这两个地址都指向同一个单元。即这两个地址都指向同一个单元。部分译码部分译码18部分地址译码部分地址译码A19A17A16A15A14A13&1

11、到6264CS1n同一物理存储器占用两组地址：同一物理存储器占用两组地址：nF0000HF1FFFHnB0000HB1FFFHnA18不参与译码不参与译码19部分译码连接图部分译码连接图20部分地址译码示例部分地址译码示例n将将SRAM 6264芯片与系统连接，使其地址范围为：芯片与系统连接，使其地址范围为：38000H39FFFH和和78000H79FFFH。n选择使用选择使用74LS138译码器构成译码电路译码器构成译码电路 Y0#G1 Y1#G2A Y2#G2 B Y3#Y4#A Y5#B Y6#C Y7#片选信号输出译码允许信号地址信号（接到不同的存储体上）74LS13874LS138

12、逻辑图逻辑图21应用举例应用举例(续续):D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7G1G2AG2BCBA&A19A14A13A17A16A15+5VY0下图中下图中A18不参与译码，故不参与译码，故6264的地址范围为：的地址范围为：3 38000H39FFFH8000H39FFFH78000H79FFFH 78000H79FFFH 626422n特点：特点：DRAM是靠是靠MOS电路中的栅极电容来存储信息的，由于电路中的栅极电容来存储信息的，由于电容上的电荷会逐渐泄漏，需要定时充电以维持存储内容电容上的电荷会逐渐泄漏，需要定时充电以维持存储内容不丢失（称为不丢

13、失（称为动态刷新动态刷新），所以动态），所以动态RAM需要设置刷新需要设置刷新电路，相应外围电路就较为复杂。电路，相应外围电路就较为复杂。刷新定时间隔一般为几微秒几毫秒刷新定时间隔一般为几微秒几毫秒DRAM的特点是集成度高（存储容量大，可达的特点是集成度高（存储容量大，可达1Gbit/片以片以上），功耗低，但速度慢（上），功耗低，但速度慢（10ns左右），需要刷新。左右），需要刷新。DRAM在微机中应用非常广泛，如微机中的内存条（主存）在微机中应用非常广泛，如微机中的内存条（主存）、显卡上的显示存储器几乎都是用、显卡上的显示存储器几乎都是用DRAM制造的。制造的。动态随机存储器动态随机存储器D

14、RAM23动态随机存储器动态随机存储器DRAMn常见常见DRAM的种类：的种类：SDRAM（Synchronous DRAM）它在它在1个个CPU时钟周期内可完成数据时钟周期内可完成数据的访问和刷新，即可与的访问和刷新，即可与CPU的时钟同步工作。的时钟同步工作。SDRAM的工作频率目前最大的工作频率目前最大可达可达150MHz，存取时间约为，存取时间约为510ns，最大数据率为，最大数据率为150MB/s，是当前微，是当前微机中流行的标准内存类型。机中流行的标准内存类型。RDRAM（Rambus DRAM）是由是由Rambus公司所开发的高速公司所开发的高速DRAM。其最大数据率可达其最大数

15、据率可达1.6GB/s。DDR DRAM（Double Data Rate DRAM）是对是对SDRAM的改进，它在的改进，它在时钟的上升沿和下降沿都可以传送数据，其数据率可达时钟的上升沿和下降沿都可以传送数据，其数据率可达200-800 MB/s。主要。主要应用在主板和高速显示卡上。应用在主板和高速显示卡上。nRAM的的3个特性：个特性：1）可读可写，非破坏性读出，写入时覆盖原内容。）可读可写，非破坏性读出，写入时覆盖原内容。2）随机存取，存取任一单元所需的时间相同。）随机存取，存取任一单元所需的时间相同。3）易失性（或挥发性）。当断电后，存储器中的内容立即消失。）易失性（或挥发性）。当断电

16、后，存储器中的内容立即消失。24典型典型DRAM芯片芯片2164An2164A：64K1采用行地址和列地址来确定一个单元；采用行地址和列地址来确定一个单元；行列地址行列地址分时分时传送，传送，共用一组地址线；共用一组地址线；地址线的数量仅地址线的数量仅为同等容量为同等容量SRAM芯片的一半。芯片的一半。行行地地址址10001 0 0 0列地址列地址25典型典型DRAM芯片芯片2164An RAS：行地址选通信号，用于锁存行地址；：行地址选通信号，用于锁存行地址；n CAS：列地址选通信号。：列地址选通信号。地址总线上先送行地址，后送列地址分别在RAS和 CAS有效期间被锁存在地址锁存器中。n

17、DIN：数据输入数据输入n DOUT：数据输出：数据输出WE=0 数据写入数据写入WE=1 数据读出数据读出WE：写允许信号：写允许信号26n三种操作：三种操作：数据读出数据读出 数据写入数据写入 刷新刷新(将存放于每位中的信息读出再照原样写入原单元的过程将存放于每位中的信息读出再照原样写入原单元的过程)典型典型DRAM芯片芯片2164A刷刷新新时时序序27存储器扩展技术存储器扩展技术n用多片存储芯片构成一个需要的内存空间用多片存储芯片构成一个需要的内存空间n它们在整个内存中占据不同的地址范围它们在整个内存中占据不同的地址范围n任一时刻仅有一片（或一组）被选中任一时刻仅有一片（或一组）被选中位

18、扩展位扩展扩展每个存储单元的位数扩展每个存储单元的位数字扩展字扩展扩展存储单元的个数扩展存储单元的个数28位扩展位扩展n存储器的存储容量等于：存储器的存储容量等于：单元数单元数每单元的位数每单元的位数n当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展，使每个单元的字长满足要求。展，使每个单元的字长满足要求。位扩展方法：位扩展方法：将每片的地址线、控制线并联，数据线分别引出。将每片的地址线、控制线并联，数据线分别引出。位扩展特点：位扩展特点：存储器的单元数不变，位数增加。存储器的单元数不变，位数增加。字长字长字节数字节

19、数29位扩展示意图位扩展示意图30位扩展位扩展示例示例n用用8片片2164A芯片构成芯片构成64KB存储器。存储器。2164A:64K x 1，需8片构成64K x 8（64KB）LS138A8A192164A2164A2164ADBABD0D1D7A0A7译码输出译码输出读写读写信号信号A0A19D0D7A0A7A0A731n地址空间的扩展。地址空间的扩展。n芯片每个单元中的字长满足，但单元数不满足。芯片每个单元中的字长满足，但单元数不满足。扩展原则：扩展原则：n每个芯片的地址线、数据线、控制线并联每个芯片的地址线、数据线、控制线并联n片选端分别引出，以实现每个芯片占据不同的地址片选端分别引

20、出，以实现每个芯片占据不同的地址范围。范围。字扩展字扩展32字扩展示意图字扩展示意图33n根据内存容量及芯片容量确定所需存储芯片数；根据内存容量及芯片容量确定所需存储芯片数；n进行位扩展以满足字长要求；进行位扩展以满足字长要求；n进行字扩展以满足容量要求。进行字扩展以满足容量要求。n若已有存储芯片的容量为若已有存储芯片的容量为LK，要构成容量为，要构成容量为M N的存储器，需要的芯片数为：的存储器，需要的芯片数为：（M/L）（N/K）字位扩展字位扩展34字位扩展示意图字位扩展示意图35字位扩展示例字位扩展示例n用用4K1位的芯片组成位的芯片组成16KB的存储器。的存储器。扩成扩成4KB 8片片

21、再扩成再扩成16KB 4*8=32片片n地址线需地址线需14根（根（A0-A13）其中其中12根（根（A0-A11）用于片内寻址）用于片内寻址2根（根（A12，A13）用于片选译码。）用于片选译码。n注意：注意：以上的例子中所需的地址线数并未从系统整体上考虑。以上的例子中所需的地址线数并未从系统整体上考虑。在实际系统中，总线中的地址线数往往要多于所需的地址线数，这在实际系统中，总线中的地址线数往往要多于所需的地址线数，这时除片内寻址的低位地址线时除片内寻址的低位地址线(即片内地址线即片内地址线)外，剩余的高位地址线外，剩余的高位地址线一般都要用于片选译码。一般都要用于片选译码。36存储器在系统

22、中的连接存储器在系统中的连接n存储器与存储器与8086/8088系统总线的连接要点：系统总线的连接要点：存储器的地址范围？存储器的地址范围？根据要求的地址范围可确定用哪几根地址线进行片选，哪几根据要求的地址范围可确定用哪几根地址线进行片选，哪几根地址线做片内寻址以及如何进行片选译码。根地址线做片内寻址以及如何进行片选译码。系统总线上与存储器有关的信号线有哪些？系统总线上与存储器有关的信号线有哪些？熟悉与存储器有关的总线信号和存储芯片引脚的功能。熟悉与存储器有关的总线信号和存储芯片引脚的功能。译码电路的构成（译码器的连接方法）译码电路的构成（译码器的连接方法）系统地址空间一般比存储芯片的容量大（

23、即总线中的地址线系统地址空间一般比存储芯片的容量大（即总线中的地址线数多于存储芯片的地址线数）数多于存储芯片的地址线数）物理内存实际只占用系统地址空间的一小块区域。物理内存实际只占用系统地址空间的一小块区域。把物理内存分配到系统地址空间的哪一块区域，取决于如何把物理内存分配到系统地址空间的哪一块区域，取决于如何进行地址译码。进行地址译码。378086存储器接口存储器接口D15-D0D7-D0D15-D8A19-A0译码器译码器控制信号控制信号体选信号体选信号和读写控制和读写控制如何产生？如何产生？如何连接？如何连接？n数据总线为数据总线为16位，但存储器按字节进行编址位，但存储器按字节进行编址

24、用两个用两个8位的存储体位的存储体(BANK)构成构成16位位388086存储器接口存储器接口n读写数据有以下几种情况：读写数据有以下几种情况：读写从偶数地址开始的读写从偶数地址开始的16位的数据位的数据读写从奇数地址开始的读写从奇数地址开始的16位的数据位的数据读写从偶数地址开始的读写从偶数地址开始的8位的数据位的数据读写从奇地址开始的读写从奇地址开始的8位的数据位的数据n8086读写读写16位数据的特点：位数据的特点：读读16位数据时会读两次，每次位数据时会读两次，每次8位。位。读高字节时读高字节时BHE=0，A0=1；读低字节时读低字节时BHE=1，A0=0每次只使用数据线的一半：每次只

25、使用数据线的一半：D15-D8 或或 D7-D0写写16位数据时一次写入。位数据时一次写入。BHE和和A0同时为同时为0同时使用全部数据线同时使用全部数据线D15D039了解：了解：nCache的基本概念；的基本概念；n基本工作原理；基本工作原理；n命中率；命中率；nCache的分级体系结构的分级体系结构高速缓存（高速缓存（Cache)Cache)技术技术40只读存储器（只读存储器（ROMROM）掩模掩模ROM一次性可写一次性可写ROM可读写可读写ROM分分 类类EPROM（紫外线擦除）（紫外线擦除）EEPROM（电擦除）（电擦除）41nEPROM可多次编程写入；可多次编程写入；掉电后内容不丢

26、失；掉电后内容不丢失；内容的擦除需用紫外线擦除器。内容的擦除需用紫外线擦除器。nEEPROM（E2PROM）可在线编程写入；可在线编程写入；掉电后内容不丢失；掉电后内容不丢失；电可擦除电可擦除只读存储器（只读存储器（ROMROM）42n闪速闪速E2PROM特点：特点：通过向内部控制寄存器写入命令的方法来控制芯片的工通过向内部控制寄存器写入命令的方法来控制芯片的工作方式，而非用引脚的信号来控制芯片的工作。作方式，而非用引脚的信号来控制芯片的工作。应用应用 BIOS，便携式闪存硬盘，便携式闪存硬盘只读存储器（只读存储器（ROMROM）43为什么需要高速缓存？为什么需要高速缓存？nCPU工作速度与内

27、存工作速度不匹配工作速度与内存工作速度不匹配例如，例如，800MHz的的PIII CPU的一条指令执行时间约为的一条指令执行时间约为1.25ns，而，而133MHz的的SDRAM存取时间为存取时间为7.5ns，即，即83%的时间的时间CPU都处于等待状态，运行效率极低。都处于等待状态，运行效率极低。n解决方法解决方法CPU插入等待周期插入等待周期降低了运行速度；降低了运行速度；采用高速采用高速RAM成本太高；成本太高；在在CPU和和RAM之间插入高速缓存之间插入高速缓存成本上升不多、但速度可大幅度提高。成本上升不多、但速度可大幅度提高。44n基于程序执行的两个特征：基于程序执行的两个特征：程序

28、访问的局部性：过程、循环、子程序。程序访问的局部性：过程、循环、子程序。数据存取的局部性：数据相对集中存储。数据存取的局部性：数据相对集中存储。n存储器的访问相对集中的特点使得我们可以把频繁存储器的访问相对集中的特点使得我们可以把频繁访问的指令、数据存放在速度非常高（与访问的指令、数据存放在速度非常高（与CPU速速度相当）的度相当）的SRAM高速缓存高速缓存CACHE中。需要中。需要时就可以快速地取出。时就可以快速地取出。Cache工作原理工作原理45Cache的工作原理图示的工作原理图示DBCPUCache控制部件CacheRAMAB送主存地址检索(用主存地址作为关键字,查找CAM)前提：每

29、次访问的主存地址都保留在CAM内。CAMContent Access Memory命中则发出读 Cache命令,从Cache取数据不命中则发出读RAM命令,从RAM取数据46n取指令、数据时先到取指令、数据时先到CACHE中查找：中查找：找到（称为命中）找到（称为命中）直接取出使用；直接取出使用；没找到没找到到到RAM中取，并同时存放到中取，并同时存放到CACHE中，以备中，以备下次使用。下次使用。n只要命中率相当高，就可以大大提高只要命中率相当高，就可以大大提高CPU的运行效的运行效率，减少等待。现代计算机中率，减少等待。现代计算机中CACHE的命中率都在的命中率都在90%以上。以上。n命中

30、率影响系统的平均存取速度命中率影响系统的平均存取速度 系统的平均存取速度系统的平均存取速度Cache存取速度存取速度命中率命中率+RAM存取速度存取速度不命中率不命中率Cache的工作原理的工作原理47Cache的工作原理的工作原理n例如：例如：nRAM的存取时间为的存取时间为8ns，CACHE的存取时间为的存取时间为1ns，CACHE的命中率为的命中率为90%。则存储器整体访问时间由没有。则存储器整体访问时间由没有CACHE的的8ns减少为：减少为：1ns90%+8ns10%=1.7ns 速度提高了近速度提高了近4倍。倍。n在一定的范围内，在一定的范围内，Cache越大，命中率就越高，但相应

31、成本越大，命中率就越高，但相应成本也相应提高也相应提高nCache与内存的空间比一般为与内存的空间比一般为1 12848Cache系统需要解决的主要问题系统需要解决的主要问题1、主存、主存Cache地址变换地址变换n解决：解决：把把Cache与主存都分成大小相同的页与主存都分成大小相同的页若主存容量为若主存容量为2*n，Cache容量为容量为2*m，页的大小为，页的大小为2*p（即页内地（即页内地址有址有p位），则主存的页号共有位），则主存的页号共有(n-p)位，位，Cache页号共有页号共有(m-p)位位主存主存Cache地址变换，就是如何把主存页映射到地址变换，就是如何把主存页映射到Cac

32、he页上页上（即只（即只映射页号）。映射页号）。全相连映射全相连映射主存任意页可映射到主存任意页可映射到Cache的任意页。这需要有的任意页。这需要有一个很大的页号映射表（共有一个很大的页号映射表（共有2m-p项），放在项），放在CAM存储器中。昂存储器中。昂贵，但冲突小。贵，但冲突小。直接映射直接映射主存页号主存页号B与与Cache页号页号b满足关系：满足关系：b=B mod 2m-p例如：主存例如：主存0、4、8、12，页映射到页映射到Cache的的0页，主存页，主存1、5、9、13，映射到映射到Cache的的1页，依此类推。页，依此类推。不需要页号映射表，但冲突不需要页号映射表，但冲突概

33、率高。概率高。组相连映射组相连映射把页分组，然后结合上面两种方法：组间直接映把页分组，然后结合上面两种方法：组间直接映射，组内全映射。射，组内全映射。49Cache系统需要解决的主要问题系统需要解决的主要问题2、不命中时如何替换、不命中时如何替换Cache内容内容n有以下几种替换算法：有以下几种替换算法：随机替换随机替换先进先出先进先出FIFO最近最少使用最近最少使用LRU（Least Recently Used）最久没有使用最久没有使用LFU（Least Frequently Used）3、Cache与主存的一致性与主存的一致性n 两种常用的更新算法：两种常用的更新算法：写穿式写穿式（WT，

34、Write Through）同时更新回写式回写式（WB，Write Back）仅当替换时才更新主存50Cache的写操作的写操作写操作写操作写穿式写穿式(Write Through)回写式回写式(Write Back)CPUCache主主 存存从从CPU发出的写信号送发出的写信号送Cache的同时也写入主存的同时也写入主存数据一般只写到数据一般只写到Cache，当当Cache中的数据被再次中的数据被再次更新时，才将原来的数据更新时，才将原来的数据写入主存相应页，并接受写入主存相应页，并接受新的数据。新的数据。CPUCache主主 存存更新写入51Cache的读操作的读操作贯穿读出式贯穿读出式旁

35、路读出式旁路读出式读操作读操作1.CPU对主存的所有数据请求都首先送到对主存的所有数据请求都首先送到Cache，在在Cache中查找。中查找。2.若若命中，则切断命中，则切断CPU对主存的请求，并将数据送出；对主存的请求，并将数据送出；3.如果不命中，则将数据请求传给主存如果不命中，则将数据请求传给主存。CPUCache主主 存存1.CPU向向Cache和主存同时发出和主存同时发出数据数据请求。请求。2.如果命中，则如果命中，则Cache将数据送给将数据送给CPU，并同时中断并同时中断CPU对主存的请求；对主存的请求；3.若不命中，若不命中，Cache不做任何动作，由不做任何动作，由CPU直接

36、访问主存直接访问主存CPUCache主主 存存52n一般有两级一般有两级CACHE（有的具有三级）（有的具有三级）L1 CACHE容量一般为容量一般为容量一般为容量一般为8KB8KB64KB64KBL2 CACHE容量一般为容量一般为容量一般为容量一般为128KB128KB2MB2MBn新型新型CPU一般将这两级一般将这两级CACHE都做在都做在CPU内内核中。而且运行速度与核中。而且运行速度与CPU内核相同，使内核相同，使CPU的整体性能有了极大的提高。的整体性能有了极大的提高。指令指令Cache和数据和数据Cache各种各种CPU的的CachePC机中的机中的Cache538086内存空间分配内存空间分配00000HRAM区区 640KB保留区保留区 128KBROM区区 256KB基基本本内内存存区区用户程序驱动程序DOS系统DOS数据中断向量表9FFFFH00000HFFFFFH9FFFFHBFFFFH系统ROM64K保留区64KI/O卡保留区128K显示缓冲区128KA0000HC0000HE0000HF0000HFFFFFH高高端端内内存存区区54