芯片制造工艺与芯片测试.pptx

《芯片制造工艺与芯片测试.pptx》由会员分享，可在线阅读，更多相关《芯片制造工艺与芯片测试.pptx（65页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1/28/20221展讯通信-人力资源部-培训与发展组芯片的制造工艺芯片的制造工艺1/28/20222一、一、IC 产业链产业链IC 应用应用硅片硅片掩膜掩膜半导体设备半导体设备材料厂商材料厂商IP/设计服务设计服务IC设计设计ICIC掩膜数据掩膜数据用户需求Wafer CPWafer加工加工封装封装Test交货交货成品成品中测中测1/28/20223 半导体圆柱单晶硅的生长过程制备制备Wafer1/28/20224二、二、Wafer加工过程加工过程1/28/20225光刻光刻 Photolithography1/28/202261. Wafer prepare, deep Nwell lit

2、ho and impl.Deep Nwell二、二、Wafer加工过程加工过程1/28/20227Deep Nwell二、二、Wafer加工过程加工过程2. Pad oxide, nitride deposit, diffusion litho, trench etch1/28/20228Deep Nwell3. Trench oxide, litho, etch and CMP; Nitride remove and sac oxide二、二、Wafer加工过程加工过程1/28/20229Deep Nwell4. Pwell litho, impl., VTN impl. 二、二、Wafer

3、加工过程加工过程1/28/202210Deep Nwell5. Nwell litho, impl.; VTP photo, impl.二、二、Wafer加工过程加工过程1/28/202211Deep Nwell二、二、Wafer加工过程加工过程6. Sac oxide remove, gate1 oxide and litho, gate2 oxide1/28/202212Deep Nwell7. Poly deposit, litho, and etch; NLDD photo and impl.; PLDD photo and impl.; Spacer dep. and etch二、二

4、、Wafer加工过程加工过程1/28/202213Deep Nwell8. N+ S/D photo and impl.; P+ S/D photo and impl.二、二、Wafer加工过程加工过程1/28/202214Deep Nwell二、二、Wafer加工过程加工过程9. RPO deposit, photo and etch; Salicide formation1/28/202215Deep Nwell二、二、Wafer加工过程加工过程10. ILD dep. and CMP1/28/202216Deep Nwell二、二、Wafer加工过程加工过程11. Cont photo

5、and etch; W dep. and CMP1/28/202217Deep Nwell二、二、Wafer加工过程加工过程12. Met1 dep., photo and etch1/28/202218Deep Nwell二、二、Wafer加工过程加工过程13. Via1, Met2, Via2, Met3, Via3, Met4, CTM4, Via4, TME1/28/202219Deep Nwell二、二、Wafer加工过程加工过程14. Passivation dep., photo, and etch; Alloy1/28/2022201/28/202221 封装流程封装流程三、三

6、、IC 封装过程封装过程1/28/202222 BACK GRINDING 晶圆背面研磨晶圆背面研磨WAFER WAFER TRUCK TABLEGRINDING WHEEL 三、三、IC 封装过程封装过程1/28/202223WAFER WAFER SAW 晶圆切割WAFER MOUNTBLUE TAPE DIE SAW LADE 划片划片三、三、IC 封装过程封装过程1/28/202224Die Bond(Die Attach) 上上 片片BOND HEAD EPOXY SUBSTRATE EPOXY CURE ( DIE BOND CURE) 三、三、IC 封装过程封装过程1/28/20

7、2225 Wire Bond GOLD WIRE CAPILLARY DIE PAD FINGER(INNER LEAD) 三、三、IC 封装过程封装过程1/28/202226Compound Mold chase Molding Gate insert Runner Top cull block Cavity Top chase Air vent Compound Pot Plunger Substrate Bottom cull block Bottom chase 三、三、IC 封装过程封装过程1/28/202227Marking INK MARK LASER MARK SPREADTR

8、UM Sample 20 JUN SPREADTRUM Sample 20 JUN SPREADTRUM Sample 20 JUN SPREADTRUM Sample 20 JUN 三、三、IC 封装过程封装过程1/28/202228Ball Attach FLUX FLUX PRINTING BALL ATTACH TOOL BALL ATTACH VACUUM SOLDER BALL REFLOW 三、三、IC 封装过程封装过程1/28/202229PUNCH Singulation ROUTER SPREADTRUM Sample 20 JUN SPREADTRUM Sample 20

9、 JUN SPREADTRUM Sample 20 JUN SPREADTRUM Sample 20 JUN SAW SINGULATION 三、三、IC 封装过程封装过程1/28/202230封装种类封装种类 DIP 双列直插 SIP 单列直插 PQFP 塑料方型扁平式封装 BGA 球栅阵列封装球栅阵列封装 PGA 针栅阵列封装 CSP 芯片尺寸封装 MCM 多芯片封装1/28/2022311/28/202232四、四、IC 的测试的测试TEST OBJECTIVES 测试目的分类测试目的分类 Design Verification 设计验证测试设计验证测试 Production Tests

10、 大生产测试大生产测试 Characterization Tests 特性分析测试特性分析测试 Failure Analysis Tests 失效分析测试失效分析测试TESTING STAGES 测试阶段分类测试阶段分类 Wafer Sort Testing 晶园测试晶园测试 (中测中测) Package Device Testing 成品测试成品测试 Incoming Inspection Testing 入厂筛选测试入厂筛选测试TEST ITEMS 测试内容分类测试内容分类 Per-Pin Testing 管脚测试管脚测试 Parametric Testing 参数测试参数测试 Funct

11、ional Testing 功能测试功能测试1/28/202233WaferProcessWaferTestBox &ShipFinal TestBurn InPackageAssembly Economic Gate Tester Fault Coverage vs. cost Quality Gate Tester Fault Coverage vs. Escape costPackage costProcess Yield1/28/202234测试程序开发流程测试程序开发流程Device and Test SpecificationsDefine pinmap, test philoso

12、phy, conditionsSelect ATE and required configDevelop DIB and interfaceCreate test waveforms, test patterns, clock/timing solutions,test procedures, simulate off-lineOn-Tester debugRepeatability,correlation, and test time optimizationTest program release to Production1/28/202235芯片工艺过程小节芯片工艺过程小节从硅片到芯片

13、要经过一系列的氧化、光刻、扩散、离子注入、生长多从硅片到芯片要经过一系列的氧化、光刻、扩散、离子注入、生长多晶硅、淀积氧化层、淀积金属层等等晶硅、淀积氧化层、淀积金属层等等50100到工序到工序硅片经过一次次物理、化学过程，受到一张张掩模的约束，在硅表明硅片经过一次次物理、化学过程，受到一张张掩模的约束，在硅表明形成了一个个电子器件及连线，由此构成逻辑单元乃至整个系统形成了一个个电子器件及连线，由此构成逻辑单元乃至整个系统简称硅表面加工工艺简称硅表面加工工艺芯片制造过程首先要得到的是硅表面加工工艺需要的掩模芯片制造过程首先要得到的是硅表面加工工艺需要的掩模掩模制造过程是集成电路设计生产中成本最

14、高的环节掩模制造过程是集成电路设计生产中成本最高的环节1/28/202236芯片工艺过程小节芯片工艺过程小节加工工艺加工工艺WafferMaskset0.18um 1P6M$1600$180K0.16um 1P6M$1700$260K0.152um 1P6M$1800$270K90nm 1P7M$6000$870K65nm 1P7M$7500$1500K1/28/202237思考思考 全面的功能验证、Timing分析 趋近100的测试覆盖 如何保证数以千万的晶体管能如期协调工作？ 如何确保交给用户的成品都是合格的？1/28/202238芯片的设计研发芯片的设计研发1/28/202239什么是方

15、法学？什么是方法学？ Methodology Science of study of methods Sets of methods used (in doing sth) 方法学是关于方法的科学方法学是关于方法的科学 方法学是做某事的一系列方法方法学是做某事的一系列方法 有别于凭经验靠感觉，方法学讲究建立模型推演、以精确有别于凭经验靠感觉，方法学讲究建立模型推演、以精确的定量的数学方法分析的定量的数学方法分析1/28/202240什么是数字系统设计的方法学？什么是数字系统设计的方法学？ 数字系统设计方法学数字系统设计方法学 设计流程方法学设计流程方法学 设计工具方法学设计工具方法学 硬件实现

16、方法学硬件实现方法学1/28/202241数字系统设计流程方法学数字系统设计流程方法学 系统级设计系统级设计 寄存器传输级设计寄存器传输级设计 电路级设计电路级设计 物理级设计物理级设计 仿真验证仿真验证 成品测试成品测试1/28/202242系统级设计系统级设计系统需求分析系统需求分析系统功能定义系统功能定义系统模块划分、使用那些系统模块划分、使用那些 IP确定设计流程、验证方法、测试方法确定设计流程、验证方法、测试方法系统类型简单分类系统类型简单分类 任务管理任务管理 数据处理数据处理 数学运算数学运算借助借助C、SystemC、Verilog、VHDL仿真仿真在系统设计阶段，关心的是功能

17、、性能和效率在系统设计阶段，关心的是功能、性能和效率1/28/202243寄存器传输级设计寄存器传输级设计 安排寄存器安排寄存器 设计功能逻辑设计功能逻辑 设计状态机设计状态机 把模块功能分解到每个节拍把模块功能分解到每个节拍 把算法转换到电路实现把算法转换到电路实现 借助硬件描述语言描述设计，并仿真、调试借助硬件描述语言描述设计，并仿真、调试 在寄存器传输级阶段，更关心的是时序和具体运算在寄存器传输级阶段，更关心的是时序和具体运算1/28/202244电路级设计电路级设计由计算机工具综合产生由计算机工具综合产生综合过程考虑的实际因素综合过程考虑的实际因素 库单元的选择、映射库单元的选择、映射

18、 元件、连线的物理延迟元件、连线的物理延迟 元件的驱动能力及功耗元件的驱动能力及功耗综合的优点综合的优点 设计阶段与工艺无关、容易复用设计阶段与工艺无关、容易复用 芯片面积、速度自动折中，产品性价比高芯片面积、速度自动折中，产品性价比高 易修改、易维护，系统设计能力大大提高易修改、易维护，系统设计能力大大提高在电路级设计，更关心的是面积和功耗在电路级设计，更关心的是面积和功耗1/28/202245物理级设计物理级设计 自动、人工交互布局、布线自动、人工交互布局、布线 DRC 设计规则检查设计规则检查 ERC 电路规则检查电路规则检查 电路参数提取电路参数提取 产生最终的版图数据产生最终的版图数

19、据 在物理级设计，更关心的是延迟对功能、性能的影响在物理级设计，更关心的是延迟对功能、性能的影响1/28/202246仿真验证仿真验证 设计阶段的仿真验证设计阶段的仿真验证 验证设计思想，找出描述错误，细化硬件时序验证设计思想，找出描述错误，细化硬件时序 综合后的仿真验证综合后的仿真验证 发现硬件设计在综合过程中由于实际延迟引起的功能发现硬件设计在综合过程中由于实际延迟引起的功能错误错误 布局布线后的仿真验证布局布线后的仿真验证 发现综合产生的电路网表在布局布线后由于实际延迟发现综合产生的电路网表在布局布线后由于实际延迟引起的功能错误引起的功能错误1/28/202247设计工具方法学设计工具方

20、法学 仿真方法学仿真方法学 功能仿真、逻辑仿真、开关级仿真、电路级仿真 综合方法学综合方法学 综合考虑各种因素，自动生成硬件电路的方法 时序分析方法学时序分析方法学 物理参数提取，静态时序分析方法，噪声分析 故障测试方法学故障测试方法学 故障模型，可测试性分析，测试矢量生成，测试电路自动插入 物理实现方法学物理实现方法学 ASIC、FPGA，自动布局布线、工艺过程模拟1/28/202248硬件实现方法学硬件实现方法学 硬件算法实现方法硬件算法实现方法 流水线结构、脉动结构、神经元 IP核复用核复用 软核、固核、硬核 软硬件协同设计软硬件协同设计 系统软硬件划分之后，软硬件同时开发 CPU、BU

21、S、FLASH、RAM标准构件标准构件 仿真模型、开发工具 SoC片上系统片上系统 有了上述的条件，1/28/202249传统的设计方法传统的设计方法原理图设计逻辑图设计1/28/202250摩尔定律摩尔定律 芯片的集成度，每隔18个月就翻一番 1/28/202251基于语言描述语言的设计流程基于语言描述语言的设计流程HDLHDL仿真通过?HDL 综合功能仿真布局布线TapeoutNetlist通过?通过?仿真、静态分析nonono1/28/202252芯片产品的关键属性芯片产品的关键属性 可靠性可靠性 产品的信誉度产品的信誉度 可测性设计、Worst case、Best case考虑 性能性

22、能 产品的生命力产品的生命力 面积、功耗 功能功能 产品的存在产品的存在 关键技术的积累1/28/202253设计者经常面对的问题设计者经常面对的问题 功能的正确性功能的正确性 仿真验证、功能覆盖率、代码覆盖率、一致性检查 Timing的正确性的正确性 静态时序分析、后仿真 测试覆盖率测试覆盖率 DFT 更合理、更巧妙更合理、更巧妙 面积、功耗、速度面积、功耗、速度1/28/202254思考思考 只有硬件的产品是功能单一的产品只有硬件的产品是功能单一的产品 必须要有软件才能实现复杂功能必须要有软件才能实现复杂功能电视机 vs 计算机电话机 vs 手机 1/28/202255软件架构软件架构RT

23、OSDiagnosticsDrivers HAL)MN (Call, CB, SS, SMS, GPRS)Layer 3Layer 1Layer 2MultimediaAudio/VideoCall SMSCBS SSPB Game.ATCMIDIMP3MPEG4H.263 EnginesDigital CameraDAL（LCD,KPD,CHR）FS, AUDIO, VIDEO, Multimedia EnginesOSAOther applicationMMI Kernal/GUI其他应用，e.g. wap,java,MMS,etc.1/28/202256文件系统的基本框架图文件系统的基本

24、框架图其他线程用户接口层文件系统线程消息队列文件系统管理层虚拟设备层物理设备层用户接口层提供文件操作用户接口层提供文件操作API，把相应的操作请求，把相应的操作请求发送给文件系统管理层，发送给文件系统管理层，完成阻塞或非阻塞调用完成阻塞或非阻塞调用该层提供文件系统空间管理，该层提供文件系统空间管理，存取控制，读写操作。存取控制，读写操作。该层作为一个线程运行，处该层作为一个线程运行，处理理IO请求请求该层提供文件系统空间管该层提供文件系统空间管理，存取控制，读写操作。理，存取控制，读写操作。该层作为一个线程运行，该层作为一个线程运行，处理处理IO请求请求该层提供对实际的该层提供对实际的物理设备

25、安全的读物理设备安全的读写、擦除等操作写、擦除等操作1/28/202257思考思考 芯片上的软硬件都齐全了，可以销售了吗？芯片上的软硬件都齐全了，可以销售了吗？ 用户如何开发自己的应用程序？用户如何开发自己的应用程序？ 用户拿到芯片后如何使用，遇到问题如何解决？用户拿到芯片后如何使用，遇到问题如何解决？ 周密细致的现场技术支持（周密细致的现场技术支持（FAE） EVB 板板 公司软件开发和芯片功能测试环境公司软件开发和芯片功能测试环境 DVB 板板 提供给用户的软件开发环境提供给用户的软件开发环境1/28/202258总之总之展讯的产品中凝聚了展讯的产品中凝聚了 大量的财力、物力、人力 众多的

26、智慧、心血、汗水 繁冗的工具、网络、平台展讯产品是公司愿景、公司使命、公司价值观的具体体现，总之是公司文化的具体体现1/28/202259Determine requirementsDetermine requirementsWrite specificationsWrite specificationsDesign synthesis and VerificationDesign synthesis and VerificationFabricatioFabrication nManufacturing testManufacturing testChips to customerChips

27、 to customerCustomerCustomers needs needTest developmentTest developmentVLSI 研发制造过程总和研发制造过程总和1/28/202260Verification vs. Test 验证设计的正确性 由仿真过程来运行 在制造之前只需运行一次 对设计质量负责 验证硬件制造过程的正确性 分为两个过程： 1. 测试产生：由EDA软件处理在设计过程中运行一次 2. 测试实施：向硬件施加电信号测试 要对每个制造出的器件施加测试过程 对器件的生产质量负责1/28/202261Costs of Testing Design for tes

28、tability (DFT) Chip area overhead and yield reduction Performance overhead Software processes of test Test generation and fault simulation Test programming and debugging Manufacturing test Automatic test equipment (ATE) capital cost Test center operational cost 1/28/202262 工艺过程引起的失效工艺过程引起的失效 接触孔腐蚀不到

29、位接触孔腐蚀不到位 寄生晶体管寄生晶体管 氧化层缺陷氧化层缺陷 . . . 材料引起的失效材料引起的失效 Bulk defects (裂缝裂缝, 晶体不完整晶体不完整) 表面沾污表面沾污 (离子迁移离子迁移) . . . 随时间变化引起的失效随时间变化引起的失效 介质缺陷介质缺陷 电迁移电迁移 . . . 封装引起的失效封装引起的失效 接触退化接触退化 密封泄露密封泄露 . . . 芯片中的失效种类芯片中的失效种类1/28/202263Single Stuck-at Fault Three properties define a single stuck-at fault Only one l

30、ine is faulty The faulty line is permanently set to 0 or 1 The fault can be at an input or output of a gate Example: XOR circuit has 12 fault sites ( ) and 24 single stuck-at faultsa b cd e f 10g h i 1s-a-0j k z 0(1)1(0)1Test vector for h s-a-0 faultGood circuit valueFaulty circuit value1/28/2022641/28/202265