数模混合信号电路设计__ADC.ppt

《数模混合信号电路设计__ADC.ppt》由会员分享，可在线阅读，更多相关《数模混合信号电路设计__ADC.ppt（150页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、华侨大学IC设计中心数模混合信号电路设计_ADC Still waters run deep.流静水深流静水深,人静心深人静心深 Where there is life,there is hope。有生命必有希望。有生命必有希望华侨大学IC设计中心Analog-To-Digitaln自然所有的界物理量如声音、光、温度等都是以模拟信号的形式存在n随着现代集成电路器件尺寸不断减小，速度不断加快，集成度不断提高，廉价、高速的数字集成电路大量出现,这些数字集成电路能够完成相当复杂的数字信号处理任务 n 数字信号处理技术具有更多的优势：便于传输、计算、存储等优点.一般都采用把复杂的信号处理任务放在数字域

2、来完成，从而降低整个系统的设计难度、成本和功耗。A/DA/D和和D/AD/A是连接模拟和数字的桥梁是连接模拟和数字的桥梁 华侨大学IC设计中心ADC/DAC华侨大学IC设计中心常见的ADC全并行Flash ADC逐次逼近(Successive Approximation)ADC流水线(Pipelined)ADCSigma Delta ADC折叠(Folding)ADC两步型(Two-Step Flash)ADC 内插型(Interpolating)ADC 算法(Algorithmic)ADC华侨大学IC设计中心常见的模数转换器结构n 精度与速度的折衷精度与速度的折衷华侨大学IC设计中心在数据采

3、集系统中存在两种信号：在数据采集系统中存在两种信号：模拟信号模拟信号 数字信号数字信号 信号信号种类种类被采集物理量的电信号。被采集物理量的电信号。计算机运算、处理的信息。计算机运算、处理的信息。华侨大学IC设计中心模拟信号的数字化处理（模拟信号的数字化处理（ADC基本过程）ADC包括两个过程：1、采样（时间离散化）2、量化（幅度离散化）华侨大学IC设计中心采样过程（时间离散化）n采样过程即把连续时间离散化，这一过程必须满足奈奎斯特采样定理，即采样频率必须大于2倍的奈奎斯特频率。如果不满足采样定理，采样过程就会产生信号频谱的混叠。为了避免信号频谱的混叠，信号在采样前必须通过一个抗混叠滤波器，把

4、信号变为一个带限信号。这个过程可逆。华侨大学IC设计中心量化（幅度离散化）n量化过程就是把模拟信号的连续幅值离散化，用有限的数字去表示模拟信号幅值的大小。量化过程是不可逆的，经过量化得到的数字信号不可能不失真地恢复到原来信号，它必定要引入一定的误差，称之为量化误差或量化噪声。华侨大学IC设计中心冲激串抽样 =当当当当 时时时时*=当当当当 时时时时从频谱图可以看出：要使各频移不重叠，抽样从频谱图可以看出：要使各频移不重叠，抽样频率频率 s s 2 2 mm，m m 为为f f(t)(t)的频谱的频谱F(jF(j)的最高频率。的最高频率。否则，否则，s s 22fsig_max，则不会发生混叠采

5、样后：采样前：？华侨大学IC设计中心混叠现象的解决措施n抗混叠（anti-aliasing）滤波器n若fsig_max=1/2(fsample)，极限情况，则要求抗混叠滤波器具有“砖墙”特性n 过采样可以降低滤波器的要求！华侨大学IC设计中心n实际抗混叠滤波器特性华侨大学IC设计中心量化n量化过程把模拟信号的连续幅值离散化，用有限的数字去表示模拟信号幅值的大小。量化过程是不可逆的，经过量化得到的数字信号不可能不失真地恢复原信号，它必定要引入量化误差或量化噪声。根据量化过程中量化器的输入与输出的关系，可分为均匀量化和非均匀量化，大多数模数转换器采用均匀量化器。华侨大学IC设计中心量化误差的定义n

6、量化误差：模拟输入与数字输出经过理想DAC之后的差值，n也称为余量电压或量化噪声华侨大学IC设计中心量化误差曲线n斜坡信号输入也称为余量曲线华侨大学IC设计中心n正弦信号输入华侨大学IC设计中心ADC一些基本概念表示能够分辨的最小输入模拟量 表示相邻的数字输出量之间的间隔，量化台阶 理想ADC位数与量化台阶数M的关系：3bit 则有7个量化台阶数量化器的量化误差在0 /2之间变化 华侨大学IC设计中心量化噪声假设量化误差为加性白噪声后，可以得到其统计参数：均值m及方差2。均值m表示了量化噪声的直流分量，方差2则表示了除去直流分量后，量化噪声的平均功率。华侨大学IC设计中心n如果量化噪声为白噪声

7、，则其概率密度函数如图 所示，其代数表达式为：量化噪声概率密度函数 华侨大学IC设计中心量化噪声en的概率密度函数（PDF）n通常可认为量化噪声为-D/2,D/2内的均匀分布n其均值为0：n方差为：即量化噪声的功率华侨大学IC设计中心理想ADC的SNRn若输入信号为峰峰幅值等于2A（幅值为A）的正弦信号，要使量化器不发生过载，则A的最大值为VFS/2，输入信号的平均功率为：n则量化器理论上能得到的最大信号噪声比为 量化器每增加一位，其SNR增加大约6dB。华侨大学IC设计中心ADC的动态范围n假定电路噪声1华侨大学IC设计中心举例说明n对于|DNL|4LSB的16位ADC，只能相当于14位无丢

8、码ADC;华侨大学IC设计中心微分非线性DNLDNL定义：实际码的宽度与1LSB（D）之差方法：1.连接两个端点，得出理想的转换特性2.去除失调、满幅度误差3.测DNL华侨大学IC设计中心DNL的几点说明n理想情况下，每个码相差D，所以每个码处的DNL=0；n测DNL前，需要先消除失调和增益误差nDNLk是个向量，表示各个码处的DNLn测试时，通常需要报告每个码的DNL，若只给一个值，则是最大值华侨大学IC设计中心DNL计算举例n理想3位ADCnLSB=0.1，VFS=0.8Vn失调为0.02-0.05=-0.03Vn表示为-0.03/0.1=-0.03LSBn满幅度误差为0.68-0.65=

9、0.03Vn表示为0.03/0.1=0.03LSBn消除失调和满幅度误差后，重新计算LSBnLSB=(0.68-0.02)/(2N-2)=0.11华侨大学IC设计中心n算出每个码的宽度n相邻转折电压之差n不需计算码“0”的宽度n计算出DNL华侨大学IC设计中心n算出每个码的宽度n相邻转折电压之差n不需计算码“0”的宽度n计算出DNL华侨大学IC设计中心最大DNL为0.64LSB华侨大学IC设计中心静态性能指标n积分非线性(Integral Nonlinearity,INL):ADC的实际转换曲线与理想转换曲线之间的偏差。积分非线性表示了ADC器件在所有的数值点上对应的模拟值和真实值之间误差最大

10、的那一点的误差值，也就是输出数值偏离线性最大的距离。（LSB）。INL是DNL误差的数学积分。华侨大学IC设计中心积分非线性n积分非线性(INL)为微分非线性DNL的积分，它表明实际测量的转换函数与理想转换函数值差多远。华侨大学IC设计中心举例：n一个具有4LSB的INL的12位ADC，最多只能提供10位精度；华侨大学IC设计中心ADC的积分非线性(INL)INL定义：实际码转折点电压转折点电压与理想转折点电压之差方法：1.连接两个端点去除失调、满幅度2.得出理想的转换特性3.测INL华侨大学IC设计中心求INL的方法方法1：用上述方法直接测量求解，码m的INL为方法2：根据DNL计算INL可

11、以证明：INL是DNL的累加和华侨大学IC设计中心求解INL的例子华侨大学IC设计中心华侨大学IC设计中心静态性能指标n总之，非线性微分和积分是指代码转换与理想状态之间的差异。微分非线性(DNL)主要是代码步距与理论步距之差，而积分非线性(INL)则关注所有代码非线性误差的累计效应。从整个输出代码来看，每个输入电压代码步距差异累积起来以后和理想值相比会产生一个总差异，这个差异就积分是非线性误差。华侨大学IC设计中心ADC DNL和INL的测试n方法1：微调输入电压测出转折点I1和i2很小，而电容很大，所以可以微调ADC的输入用高精度的数字电压表测出转折时的电压根据各个码的转折电压计算INL和D

12、NL缺点：1.精度受到ADC回踢噪声的影响，2.测量效率低，不适宜大量生产华侨大学IC设计中心方法2：码密度直方图法（统计法）n输入一个已知PDF的信号n缓慢变化的斜坡n正弦信号n测量ADC输出信号的PDF概率分布密度n根据测得的PDF与期望的PDF 的差异来计算INL和DNL华侨大学IC设计中心斜坡输入的码密度直方图法斜坡信号斜率的确定：假定：fs=100KHz，Ts=10us1LSB=10mV100点/LSB 则：每个码，斜坡信号经历1ms斜率为10mV/1ms华侨大学IC设计中心3位ADC的码密度直方图n理想情况：n实际情况：华侨大学IC设计中心根据直方图计算出DNLn第一步：n去除两端

13、的立柱n第二步：n计算平均值n第三步：n归一化n第四步：n归一化值-1，得出DNLn第五步n根据DNL计算出INL华侨大学IC设计中心斜坡输入的码密度直方图测试n测试精度可以通过调整斜坡信号斜率来实现n测试高精度ADC时，这种方法效率很低n 例如16位ADC、每个码测100点，采样频率为100KHz，则时长为:n斜坡信号输入法，通常只能测810的ADCn解决措施：用正弦信号输入华侨大学IC设计中心正弦输入的码密度直方图测试n用正弦效率高，且可一次测量DNL、INL和动态特性n理想正弦的码密度直方图：n浴盆曲线n正弦峰值处点最多，过零处点少华侨大学IC设计中心动态指标的意义n静态特性INL和DN

14、L不能反映ADC抑制噪声的特性以及信号频率对性能的影响n动态特性：SNR、SNDR、SFDRn测试方法：输入一个理想正弦波，对ADC的转换结果进行DFT分析，得出动态特性华侨大学IC设计中心DFT分析nDFT：输入为N个等时间间隔的转换结果（间隔为1/fs）n输出为0fs之间的N条等间距的频率谱线，间距为fs/N，且关于fs/2对称n若N=2k，可以用FFT快速算法计算DFTn理想正弦信号的DFT为单线谱：只有正弦频率处有输出，其余谱线为0华侨大学IC设计中心时域取值为整数周期的影响频谱泄漏整周期，输出为单根直线整周期，输出为单根直线非整周期，输出频谱泄漏非整周期，输出频谱泄漏不是不是ADC性

15、能的反映，必须杜绝性能的反映，必须杜绝理想正弦输入理想正弦输入华侨大学IC设计中心频谱泄漏的原因nDFT计算：有限长序列周期沿拓实现无限长序列，若非整周期造成信号失真华侨大学IC设计中心频谱泄漏的解决方法n方法1：n相干采样，使输入信号频率与采样频率关联，严格保证整周期fs采样频率；fin-输入信号频率N-FFT分析的点数（4096、8192、）M-fin的周期数例：fs=40M，N=1024，M=89,fin=3.4765625MHzn常用在仿真中，可以精确地设置输入信号频率n实际测试时，受到信号源频率精度的限制,难以保证整周期华侨大学IC设计中心频谱泄漏的解决方法n方法2：对时域序列加窗处

16、理（Hanning）n测试常用方法，点数越多越精确华侨大学IC设计中心实际ADC的频谱n信号n直流分量n谐波失真n噪声华侨大学IC设计中心ADC动态性能指标n信噪比(Signal-to-Noise-Ratio,SNR)：信号功率与指定信号带宽内除去谐波之后的所有噪声功率之比，一般用 dB来表示。SNR与输入信号的幅度和频率有关，并随着输入信号幅值减小而减小。n信号噪声谐波失真比(Signal-to-Noise-Plus-Distortion Ratio，SNDR)：信号功率与指定信号带宽内所有噪声功率(包括谐波分量)之比。它测量的是输出信号所有传递函数非线性加上系统所有噪声(量化、抖动和假频)

17、的累积效果。与SNR相比，SNDR隐含地表示了电路的非线性失真问题。理想的ADC的SNR与SNDR相等，等于SNR=SNDR=6.02B+1.76dB。系统内部噪声会SNR小于理论值，可能造成误差的原因包括：器件量化误差、器件内部噪声和非线性噪声。华侨大学IC设计中心ADC动态性能指标n动态性能指标n无杂散动态范围(Spurius-Free Dynamic Rage，SFDR)：信号功率与指定信号带宽内最大噪声功率之比，一般最大噪声为谐波信号，所以有时也定义为信号功率与指定信号带宽内最大谐波功率之比。杂波通常产生于各谐波中(虽然并不总是这样)，它表示器件输入和输出之间的非线性。在频域中，SFD

18、R是衡量线性特性的有效方法。华侨大学IC设计中心ADC动态性能指标n动态性能指标n总谐波失真(Total Harmonic Distortion，THD)：信号功率与所有谐波分量功率和之比，在实际计算时，只计算前几次的谐波分量(一般为前6次谐波)，而忽略高次谐波分量。华侨大学IC设计中心ADC动态性能指标n动态性能指标n有效位数(Effective Number of Bits,ENOB)：有效位数ENOB是在ADC器件信噪比基础上计算出来的，它将传输信号质量转换为等效比特分辨率。通过使用快速傅立叶变换（FFT）算法来计算离散傅立叶变换（DFT），制造商可以测量ADC模块的SNDR，并用其来计

19、算有效位数（ENOB）:华侨大学IC设计中心ADC动态性能指标华侨大学IC设计中心ADC动态性能指标nDatasheet中所指的16 bit是 ADC输出的位数(而不是ADC的有效位数ENOB),一般而言，它指无丢码（No Missing Codes)精度。n无丢码：当输入信号电压ADC满刻度输入范围内扫描（即从最小值到最大值逐渐变化），所有可能的数字码都将在ADC的输出出现。华侨大学IC设计中心ADC动态性能指标n动态性能指标n优良指数(Figure of Merit，FoM)：衡量不同带宽和精度ADC在功耗方面的性能，功率效率。华侨大学IC设计中心各种ADC结构的速度和精度华侨大学IC设计

20、中心Flash ADC。并行结构，高速转换，可达GHz结构复杂，共需要2N-1个比较器输入寄生电容大，（2N-1）个比较器的输入电容华侨大学IC设计中心FLASH ADC 精度对设计的影响华侨大学IC设计中心华侨大学IC设计中心温度码到二进制码电路n气泡问题华侨大学IC设计中心Flash ADC n量化器中比较器的输出信号为温度码，所以需要译码电路来实现温度码到二进制码的转换。实现温度码到二进制码转换的译码电路有多种类型，如ROM译码器，Wallace Tree译码器，FAT Tree 译码器，多路开关(multiplexer)译码器。温度码(y4y1)One-Out-of-N码(a5a1)二

21、进制码(d3d1)000000001000000100010001001100100010011101000011111110000100华侨大学IC设计中心气泡的影响n常见的温度码译码电路华侨大学IC设计中心温度码到二进制码电路n气泡问题华侨大学IC设计中心温度码到二进制码电路n气泡问题华侨大学IC设计中心n防气泡的译码器华侨大学IC设计中心温度码到二进制码电路n比较器亚稳态问题华侨大学IC设计中心温度码到二进制码电路nGray编码华侨大学IC设计中心温度码到二进制码电路n格雷码的使用，不但能够抑制亚稳态带来的问题，还可以减小气泡的影响，当气泡的数量增加时，格雷码的输入仍然与无气泡时温度码对

22、应的格雷值，从而可得到合理近华侨大学IC设计中心流水线流水线ADC原理，由多个低精度的转换级级联转换，获得高精度的输出结果每个时钟输出一次转换结果，但存在一定延迟流水线的优势：可以用数字技术校正多种ADC中的非线性误差华侨大学IC设计中心流水线ADC的延迟华侨大学IC设计中心流水线各级的输出对齐n用锁存器延时实现各级的数据对准华侨大学IC设计中心Pipelined ADCn通常，流水线模数转换器主要包括最前端采样保持电路，各级子ADC,最后一级flash ADC，时间对齐模块和数字校正电路。华侨大学IC设计中心Pipelined ADC华侨大学IC设计中心n每级的子ADC结构相同，它由内部采样

23、保持电路，低分辨率的子模数转换器(Sub-ADC)，子数模转换器(Sub-DAC)，余量增益放大器等组成。n在每一级ADC中，模拟输入信号被该级的子模数转换器量化成N位数据输出，再通过数模转换器将其转化成模拟信号，然后与保持到的模拟输入信号相减，得到余量。为了使各级输入信号的范围一致，余量需要放大2N倍，然后送入下一级进行同样的转换。华侨大学IC设计中心每一级的理想输出特性 华侨大学IC设计中心级间放大器使每级相同的电压范围子级位数B（通常为1、2、3）级间增益2B华侨大学IC设计中心完整的单级电路本级转换2位级间增益为22华侨大学IC设计中心2位位/级的流水线级的流水线ADC中的一级的结构与

24、误差中的一级的结构与误差每级内部的子每级内部的子ADCADC会产生失调误会产生失调误差和非线性误差，尤其是比较器差和非线性误差，尤其是比较器的失调电压；的失调电压；每级的子每级的子DACDAC会产生非线性误差会产生非线性误差.流水线中级与级之间会产生失调流水线中级与级之间会产生失调误差，误差，2 2M M(M(M为每一级子为每一级子ADCADC的位的位数数)放大器存在增益误差放大器存在增益误差 华侨大学IC设计中心理想输出特性 华侨大学IC设计中心子ADC和子DAC有误差时的输出特性 子ADC误差:比较器失调使得余量电压超出下级转换范围：失码子DAC误差华侨大学IC设计中心1.5位/级的结构实

25、现2位/级的冗余在两位两级的基础上，减少一个比较器，并且将电平移动1/4Vref，级间增益降为2 比较器的失调可以允许为Vref/4华侨大学IC设计中心1.5位/级的结构输入电压 温度码输出数字 输出余量电压 00 00 01 01 11 10华侨大学IC设计中心带冗余的流水线ADC输出结果的校正1B1B02B1B03B1B04B1B05B1B06B1B0最终输出D6D5D4D3D2D1D0例：例：1.51.5位位/级，共级，共6 6级级 校正后输出校正后输出7 7位位移位叠加移位叠加华侨大学IC设计中心主要内容nCMOS采样电路n开关的导通电阻引入的非理想性n开关的时钟馈通和电荷注入n采样保

26、持器结构华侨大学IC设计中心理想采样保持电路n准确名称：跟踪保持（track and hold）华侨大学IC设计中心实际采样保持电路的问题n开关导通电阻引入的非理想性n导通电阻引入噪声n导通电阻限制了带宽，限制转换速度n导通电阻是输入信号的函数，存在非线性，造成SFDR降低n开关的电荷注入和时钟馈通华侨大学IC设计中心问题1：kT/C噪声n导通电阻与电容C形成低通滤波器，产生的输出噪声功率为kT/C（与电阻大小无关），在高精度ADC中有较大影响n要求：kT/C量化噪声功率n由此，可根据转换精度确定采样电容的大小华侨大学IC设计中心 采样电容与转换精度的关系n电容面积限制了乃奎斯特率ADC精度的

27、提高n过采样ADC可以降低对电容面积的要求华侨大学IC设计中心问题2：导通电阻对速度的影响n导通电阻和采样电容确定了时间常数n输出电压稳定到误差小于1LSB需要一定的时间，由此可确定最高采样频率华侨大学IC设计中心导通电阻确定速度、精度和电容都要求低导通电阻华侨大学IC设计中心开关的导通电阻（线性区工作）电阻不为常数：信号越大，导通电阻越大引入非线性华侨大学IC设计中心增加采样时间可降低电阻引入的非线性 HD2=-69.5dBFSHD3=-76.3华侨大学IC设计中心ADC的SFDR优化措施nSFDR对采样的非线性很敏感n解决措施：n增大开关尺寸，降低电阻n增加了开关的电荷注入n增加了漏源的非

28、线性结电容，引入其他非线性n互补开关n使VGS恒定并最大化华侨大学IC设计中心措施1：互补CMOS开关nNMOS管和PMOS管导通电阻华侨大学IC设计中心措施1：互补CMOS开关互补开关在电源电压较高时，能显著改善开关性能低电源电压使工作范围减小华侨大学IC设计中心互补CMOS开关n由于互补开关不同时断开所引起的失真 华侨大学IC设计中心措施2：Boot开关实现恒定VGS采样n基本思想开关导通时，栅电压VG为VDD+Vin使VGS始终等于VDD降低了导通电阻，并去除了非线性华侨大学IC设计中心实用的Boost开关电路VDD倍增电路华侨大学IC设计中心VDD倍增华侨大学IC设计中心C1、C2下极

29、板的电压0VDD变化上极板电压VDD2VDD变化华侨大学IC设计中心恒定VGS的实现华侨大学IC设计中心华侨大学IC设计中心主要内容nCMOS采样电路n开关的导通电阻引入的非理想性n开关的时钟馈通和电荷注入n采样保持器结构华侨大学IC设计中心n在开关断开的瞬间，在MOS器件工作时有三种机制会产生误差:n1、沟道电荷注入沟道电荷注入 n2、时钟馈通时钟馈通 n3、KTC噪声噪声 华侨大学IC设计中心沟道电荷注入沟道电荷注入n一个MOSFET处于导通状态时，二氧化硅与硅的界面必然存在沟道。n假设输入信号为vin,反型层中的总电荷可以表示为：n当开关断开后，会通过源端和漏端流出，这种现象就称为“沟道

30、电荷注入”。华侨大学IC设计中心沟道电荷注入沟道电荷注入n注入到左边的电荷被输入信号源吸收，不会产生误差。但是，注入到右边的电荷被沉积在上，这就给存储在采样电容上的电压值带来误差。n假设的一半电荷注入到了电容上，产生的误差就等于华侨大学IC设计中心沟道电荷注入沟道电荷注入nNMOS开关的误差在输出端以一个负的“台阶”出现。我们注意到，此误差正比于WLCOX，并且反比于 CH.华侨大学IC设计中心沟道电荷注入沟道电荷注入n注入电荷是如何影响精度的呢？假设所有电荷都注入到采样电容上，可以得到输出采样电压为华侨大学IC设计中心沟道电荷注入沟道电荷注入n输出是通过两方面的影响使其偏离理想值：n非单位增

31、益，WLCOXCH；n固确定的失调电压WLCOX（VDDVTH）CHn换句话说，由于假设沟道电荷是输入电压的线性函数，因此，电路只表现出增益误差和直流失调。华侨大学IC设计中心沟道电荷注入沟道电荷注入n在前面的讨论中，默认VTH为常数。但是，对于NMOS开关（在n阱工艺中），体效应是必须考虑的，n由此得出，Vth与Vin的非线性关系在输入/输出特性中产生了非线性 华侨大学IC设计中心沟道电荷注入沟道电荷注入n综上所述，在MOS采样电路中电荷注入产生了三种误差：增益误差，直流失调和非线性误差。在许多应用中，前两项误差可以允许或修正，但最后一项则不能。华侨大学IC设计中心时钟馈通时钟馈通n除了沟道

32、电荷注入，MOS开关还会通过其栅漏或栅源交叠电容将时钟跳变耦合到采样电容上。如图这种效应给采样输出电压引入误差。假设交叠电容固定不变，误差可以表示为华侨大学IC设计中心n式中为单位宽度的交叠电容。误差V与输入电压无关，在输入/输出特性中表现为固定的失调。和电荷注入一样，时钟馈通效应也产生速度和精度之间的折衷问题。华侨大学IC设计中心时钟馈通和电荷注入的解决措施n措施1：互补CMOS开关华侨大学IC设计中心1、互补CMOS开关n使得相反的电荷量被两个沟道相互注入。为了使q1正好抵消q2，必须保证 这样，抵消仅仅对一种输入电平起作用。但是对于时钟馈通效应，由于MOS的栅漏交叠电容与PMOS的不相等

33、，此电路并不能完全消除。n 华侨大学IC设计中心措施2：增加dummy管n假定由主晶体管注入的电荷能够通过另一个晶体管消除。如图所示，增加了由驱动的“虚拟”开关M2，当M1断开后，M2导通，前者沉积在CH上的沟道电荷被后者吸收以建立后者的沟道。请注意，M2的源极和漏极都接在输出结点上。华侨大学IC设计中心措施2：增加dummy管选择L1=L2，W1=2W2，可以b部分抵消电荷注入那么如何保证由M1注入的电荷正好等于被M2吸收的电荷呢？假设M1沟道的一半电荷注入到了CH上，那么华侨大学IC设计中心措施2：增加dummy管n但不幸的是，源极和漏极等分电荷的假设一般来说是不成立的，从而减小了这种方法

34、的吸引力。有意思的是，在选择L1=L2，W1=2W2，时钟馈通效应被抑制住了。华侨大学IC设计中心措施3：差动采样当vin2vin1时，q1q2，这种情况表现出没有失调。体效应的非线性出现在式的两个平方根项中，结果仅导致奇数阶失真。华侨大学IC设计中心措施4：开关时序M2比M1提前一点时间关断，使Cs的下极板没有到地的通路当M1关断时，M1的电荷无法注入到Cs上M2的VGS是固定值，关断时引起的误差可以差动采样消除华侨大学IC设计中心主要内容nCMOS采样电路n开关的导通电阻引入的非理想性n开关的时钟馈通和电荷注入n采样保持器结构华侨大学IC设计中心翻转式采样保持器f1和f2为不交叠时钟，即不

35、能同时使开关导通f1比f1d略微提前关断华侨大学IC设计中心跟踪相华侨大学IC设计中心 保持相华侨大学IC设计中心处在信号通路上，采用boosted的恒定VGS开关，减小导通电阻，增加线性度。其余开关可采样CMOS开关华侨大学IC设计中心实用的差动形式的翻转式采样保持器闭环增益等于1反馈系数等于1，必须保证运放的稳定性和速度单级的增益提高性运放为首选结构华侨大学IC设计中心电荷再分布式SHAn f1相：X节点的电荷：f2相：X节点的电荷电荷守恒：失调项由差动采样消除华侨大学IC设计中心华侨大学IC设计中心差动电荷再分布的输入输出可实现可编程增益华侨大学IC设计中心华侨大学IC设计中心时钟生成电路n产生双相不交叠时钟及下极板采样时钟