《数字电子技术基础》复习题(共48页).docx

《《数字电子技术基础》复习题(共48页).docx》由会员分享，可在线阅读，更多相关《《数字电子技术基础》复习题(共48页).docx（48页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上数字电子技术基础复习题一、填空题数制与码制1（.11）2=（ ）10=（ ）8421BCD。答：145.75 ，1. 2（.1011）2=( )8=( )16。答：(262.54)8 ，(B2.B)2 3( )8421BCD =( )10=( )16。答：78, 4E 4(30.25) 10 = ( ) 2 = ( ) 16 。 答：11110.01； 1E.4 5.(B4)16 ，（178）10, ()2中最大数为_,最小数为_。答：(B4)16 ()2 6.（1）8421BCD表示十进制数为 。答：9517.有一数码，作为自然二进制数时，它相当于十进制数（ ），作

2、为8421BCD码时，它相当于十进制数（ ）。答：147 ， 938.如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。答：79.8421BCD码又称 码，是一组 代码表示一位十进制数字。答：二十进制；四位二进制逻辑代数基础1.逻辑代数又称为 代数。最基本的逻辑关系有 、 三种。答：布尔、与逻辑、或逻辑、非逻辑 2将2004个“1”异或起来得到的结果是 。答：0 3逻辑函数L = + A+ B+ C +D = 。 答：14.逻辑函数的表示方法中具有唯一性的是 。 答：真值表5把与非门的所有输入端并联作为一个输入端，此时它相当于一个 门。答：非 6逻辑函数式的逻辑值为： 。答：

3、1 7逻辑函数的反函数 。答：8移位寄存器具有 数码和移位的功能。答：寄存9. 已知某函数，该函数的反函数=（ ）。答：10.下图所示电路中， Y1ABY1Y2Y3（ ）；Y2 （ ）；Y3 （ ）。组合逻辑电路1. 数字电路按逻辑功能的不同特点可分为两大类，即： 逻辑电路和 逻辑电路 。答：组合 、时序 2. 从一组输入数据中选出一个作为数据传输的常用组合逻辑电路叫做 。答：数据选择器 3.用于比较两个数字大小的逻辑电路叫做 。答：数值比较器 4. 驱动共阳极七段数码管的译码器的输出电平为 有效，而驱动共阴极的输出电平为 有效。 答：低、高 5.一个8选1的多路选择器（数据选择器），应具有

4、个地址输入端。答：3个6.编码器的逻辑功能是把输入的高低电平编成一个 ，目前经常使用的编码器有普通编码器和优先编码器两类。答：二值代码7.译码器的逻辑功能是把输入的二进制代码译成对应的 信号，常用的译码器有二进制译码器，二十进制译码器和显示译码器三类。答：输出高、低电平874LS138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 应为（ ）。答：触发器1.触发器按功能分类有JK触发器， ， 和T触发器等四种触发器。答：SR触发器，D触发器 2.由于触发器有 个稳态，它可以记录 位二进制码，存储8位二进制信息需要_个触发器。答：2，1，8 3.触发器按照逻辑功能的

5、不同可以分为SR触发器、 、T触发器和D触发器等几类。答：JK触发器 4.触发器按照逻辑功能的不同可以分为 、 、 、 等几类。答：SR触发器、JK触发器、T触发器、D触发器5.一个触发器有 个稳态，它可以存储_位二进制码。答：2、1 6.主从型JK触发器的特性方程 = 。 答： 7用4个触发器可以存储 位二进制数。 答：4 8.由D触发器转换成T触发器，其转换逻辑为D=_。答：TQ9.TTL集成JK触发器正常工作时，其和端应接（ ）电平。答：高时序逻辑电路1.所谓时序逻辑电路是指电路的输出不仅与当时的 有关，而且与电路的 有关。答：输入，历史状态 2.含有触发器的数字电路属于 逻辑电路。答：

6、时序3.计数器按照各触发器是否同时翻转分为 式和 式两种。答：同步，异步 4.某计数器状态转换图如图,该电路为_进制计数器。答：5 5.某计数器的输出波形如图1所示，该计数器是 进制计数器。 答：5 6. N个触发器可以构成最大计数长度（进制数）为 的计数器。答： 2N 7若要构成七进制计数器，最少用 个触发器，它有 个无效状态。答： 3 1 8.若要构成十进制计数器，至少用 个触发器，它有 个无效状态。答： 4 6 9.串行传输的数据转换为并行传输数据时，可采用 寄存器。答：移位 10.组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于 计数器。答：同步11.组成计数器的各个触

7、发器的状态，在时钟信号到达时不能同时翻转，它属于 计数器。答：异步12.两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。答：10013驱动共阳极七段数码管的译码器的输出电平为（ ）有效。答：低二、选择题数制与码制1.若要对50个编码对象进行编码，则至少需要 位二进制代码编码。 A.5 B.6 C.10 D.50答： B 2.用8421码表示的十进制数65，可以写成 。A65 B. BCD C. BCD D. 2答： C 3.如果一个二进制编码器有6位输出代码，则该编码器最多可以对（）个输入信号进行编码。8163264答：4.与二进制数相应的十进制数是( )。(a) 35 (b)

8、 19 (c) 23 (d) 67答：A逻辑代数基础1，, 它们的逻辑关系是（ ）。A、 B、 C、D、和互为对偶式答： A 2.可以代换下图所示组合电路的一个门电路是。 A、与非门 B、或非门C、与或非门 D、异或门答：B 3.由开关组成的逻辑电路如图所示，如果开关接通为“1”，断开为“0”，电灯亮为“1”，电灯暗为“0”，则该电路为( ) A、“与”门 B、“或”门 C、“非”门 D、“与非”门答：B 4.在何种情况下，“或非”运算的结果是逻辑“0”。( ) A全部输入为“0” B全部输入为“1” C. 任一输入为“0”，其他输入为“1” D. 任一输入为“1”答：D 5.指出下列各式中哪

9、个是四变量A、B、C、D的最小项 A.ABC；B. A+B+C+D；C.ABCD；D. A+B+D 答：C 6.测得某逻辑门输入A、B和输出F的波形如图所示，则F（A，B）的表达式为（ ） A.F=AB B. F= C.F= D. F=AB答：B 7.函数F(A,B,C)=AB+AC的最小项表达式为( ) 。A B. C. D. 答：D 8二输入端的或非门，其输入端为A、B，输出端为Y,则其表达式Y= 。A. AB B. C. D. A+B 答：C 9.指出下列各式中哪个是四变量、的最小项 A. ABC B. A+B+C+D C. ABCD D. A+B+D 答：C 10.最小项的逻辑相邻最小

10、项是 。A. B. C. D. 答：A 11.逻辑函数的表示方法中具有唯一性的是 。A .真值表 B.表达式 C.逻辑图 D.硬件描述语言答： A 12.逻辑函数F= = 。A.B B.A C. D. 答： A 13.二输入端的或非门，其输入端为A、B，输出端为Y,则其表达式Y= 。A. AB B. C. D. A+B 答： C 14. L=AB+C 的对偶式为：（ ） A、 A+BC ； B.（A+B）C ； C. A+B+C ； D. ABC ；答： B 15.逻辑函数F= = ( )。 A. B B. A C. D. 答： A 16.函数F=AB与G=+AB（）A互为对偶式B.互为反函数

11、C.相等D.以上答案都不对答：B17.函数F=AB+C+C+D+的最简与或式为（）A. 1 B.0C. ABD. AB+答：A18.函数F(A,B,C)=AB+BC+AC的最小项表达式为( ) 。AF(A,B,C)=m（0，2，4） B. (A,B,C)=m（3，5，6，7）CF(A,B,C)=m（0，2，3，4） D. F(A,B,C)=m（2，4，6，7）答：A19.一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。A15B8 C7D1答：A20函数F=AB+BC，使F=1的输入ABC组合为( )AABC=000BABC=010 CABC=101DABC=110答：D21已知某

12、电路的真值表如下，该电路的逻辑表达式为( )。A B. C DABCYABCY00001000001110110100110101111111答：C22.逻辑图和输入A，B的波形如图所示，分析当输出F为“1”的时刻，应是( )( a) t1(b) t2(c) t3 (d) 无答：A组合逻辑电路1.74LS138是3线-8线译码器，译码输出为低电平有效，若输入A2A1A0=100时，输出 =。 A、， B、 C、 D、答：B 2.在下列逻辑电路中，不是组合逻辑电路的是（ ）。 A、译码器 B、编码器 C、全加器 D、寄存器答：D 3.在下列逻辑电路中，不是组合逻辑电路的是（ ）。 A. 译码器

13、B. 编码器 C. 全加器 D.寄存器答：D 4. 八选一数据选择器组成电路如下图所示，该电路实现的逻辑函数是Y= 。A. B. C. D. 答：D 5.七段显示译码器是指 的电路。A. 将二进制代码转换成09数字 B. 将BCD码转换成七段显示字形信号 C. 将09数字转换成BCD码 D. 将七段显示字形信号转换成BCD码答：B 6.组合逻辑电路通常由 组合而成。A. 门电路 B. 触发器 C. 计数器 D. 寄存器答：A 7.十六路数据选择器，其地址输入端有 个。A. 16 B. 2 C. 4 D. 8答：C 8.TTL 集成电路 74LS138 是 / 线译码器，译码器为输出低电平有效，

14、若输入为 A2A1A0 =101 时，输出：为（ ）。 A ；B. ； C.； D. 答：B 9. 用四选一数据选择器实现函数Y=，应使 。 A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=0答：A 10. 一个8线-3线优先编码器74LS148，输入是低电平有效，当输入最高位和最低位同时为1而其余位为0时，则其输出编码应为（）。 A110 B001 C100 D000答： B11.83线优先编码器（74LS148）中，8条输入线同时有效时，优先级最高为I7线，则 输出线的状态是（ ） A. 000 B.

15、 010 C. 101 D. 111答：A12.引起组合逻辑电路中竟争与冒险的原因是（ ）A.逻辑关系错； B.干扰信号； C.电路延时； D.电源不稳定。答：C 13. 一个16选一的数据选择器，其地址输入（选择控制输入）端的个数是（ ）A.1 B.2 C.4 D.16答： C14. 半加器和的输出端与输入端的逻辑关系是 （ ） A、 与非 B、或非 C、 与或非 D、异或 答：D 15.逻辑数F=A+B，当变量的取值为（ ）时，将出现冒险现象。A. B=C=1 B. B=C=0 C. A=1，C=0 D. A=0，B=0答：C 16.一个二十进制译码器，规定输出为低电平有效，当输入代码DC

16、BA=1001时其输出Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9（） 答：17.已知74LS138译码器的输入三个使能端（E1=1， E2A = E2B=0）时，地址码A2A1A0=011，则输出 Y7 Y0是( ) 。 A. B. C. D. 答：C18.在二进制译码器中，若输入有4位代码，则输出有 个信号。（a）2 （d）4 （c）8 （d）16 答：D触发器1.下列触发器中没有约束条件的是 。A. 基本触发器B. 主从触发器C. 钟控触发器D. 边沿触发器答：D 2.一个T触发器，在T=1时，加上时钟脉冲，则触发器 。A.保持原态 B.置0 C.置1 D.翻转答：D 3.对于JK触发器，若

17、J=K，则可完成 触发器的逻辑功能。A.RS B.D C.T D.T答： C 4.T触发器中，当T=1时，触发器实现（ ）功能。 A、置1 B、置0 C、计数 D、保持答：C 5.在CP作用下，欲使T触发器具有=的功能，其T端应接（ ） A、1 B、 0 C、 D、 答：A 6. 已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为( )。ABQn+1说明00Qn保持010置0101置111Qn翻转A Qn+1 A B. C. D. Qn+1B答：C 7下图中,满足Q =Q 的触发器是_。答： D 8.下列电路中，只有（）不能实现Qn+1= J QK J QK 1 CP CP

18、 1 D QD Q CP CP 答：9.逻辑电路如图所示，当A=“0”，B=“1”时，C脉冲来到后，D触发器( )。(a) 具有计数功能 (b) 保持原状态 (c) 置“0” (d) 置“1” 答：A时序逻辑电路1.时序逻辑电路中一定包含 。 A、触发器 B、组合逻辑电路 C、移位寄存器 D、译码器答：A 2.在同步计数器中，各触发器状态改变时刻（ ）。 A、相同 B、不相同 C、与触发器有关 D、与电平相同答：A 3.同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者 。 A.没有触发器 B. 没有统一的时钟脉冲控制 C.没有稳定状态 D. 输出只与内部状态有关答：B 4.有一个左移移位

19、寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ ）。 A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000 C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-100001110010001010011100101110111答：A 5.某计数器的状态转换图如右：其计数的容量为( )A8 B. 5C. 4 D. 3答：B 6同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者 。 A.没有触发器 B. 没有统一的时钟脉冲控制 C.没有稳定状态

20、D. 输出只与内部状态有关答： B 7.在移位寄存器中采用并行输出比串行输出 。A.快 B.慢 C.一样快 D.不确定答：A 8.在同步计数器中，各触发器状态改变时刻（ ）。A、相同 B、不相同 C、与触发器有关 D、与电平相同答：A 9.8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。A.1 B.2 C.4 D.8答： D 10.同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者 。 A.没有触发器 B. 没有统一的时钟脉冲控制 C.没有稳定状态 D. 输出只与内部状态有关答： B 00000101001110010111011111. 某计数器的状态转换图如下，其计数

21、的容量为( )A八 B. 五 C. 四 D. 三答：B 12. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ ）。 A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000 C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-10000111答：A 13. 四个触发器组成的环行计数器最多有( )个有效状态。 A.4 B. 6 C. 8 D. 16答：A 14.N个触发器可以构成最大计数长度（进制数）为 的计数器。 A.N B.2 C.

22、N2 D.2N答： D 15.如图时序电路的初始状态为，经过两个时钟脉冲作用后其状态为（ ）。A、 B、C、 D、 答： B 16.某计数器由四个触发器组成，触发器时钟脉冲及输出端、的波形如图所示，高位到低位依次是到，则该计数器是（ ）计数器。A 、十二进制加法 B、 十二进制减法C、 十进制加法D 、十一进制加法答： C 17.如果触发器的次态仅取决于CP（ ）时输入信号的状态，就可以克服空翻。A. 上升（下降）沿 B. 高电平 C. 低电平 D. 无法确定答：A18.下列电路中，不属于时序电路的是（） 移位寄存器触发器一位全加器十进制计数器答：19.一个移位寄存器初态为0000，若输入始终

23、为1，则经过4个移位脉冲后其状态为（） 0001011111101111答：20. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ ）。A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-1000-0111答：A21.如图所示时序逻辑电路为（ ）。(a) 移位寄存器 （b）同步二进制加法计数器(c)异步二进制减法计数器 (d)异步二进制加法计数器答：A22. 如图所示逻辑电路为（

24、）。(a) 同步二进制加法计数器 (b) 异步二进制加法计数器(c) 同步二进制减法计数器 (d) 异步二进制减法计数器答：B23.某时序逻辑电路的波形如图所示，由此判定该电路是（ ）。(a) 二进制计数器 (b) 十进制计数器(c) 移位寄存器 (d) 五进制计数器答：B三、判断题数制与码制1.因为BCD码是一组四位二进制数，所以BCD码能表示十六进制以内的任何一个数码。( ) 2逻辑变量的取值，1比0大。( ) 逻辑代数基础1逻辑函数表达式的化简结果是唯一的。( ) 2.逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。( ) 3约束项就是逻辑函数中不允许出现的变量取值组

25、合，用卡诺图化简时，可将约束项当作1，也可当作0。( )4.逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。( ) 5. 因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（ ） 组合逻辑电路1.组合逻辑电路有记忆功能。( ) 2.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。( ) 3.八路数据分配器的地址输入（选择控制）端有8个。( )4.组合电路有记忆功能。（ ）5.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（ ）6. 八路数据分配器的地址输入（选择控制）端有8个。（ ） 7.组合电路有记忆功能。（ ）8. 寄存器、编码器、译

26、码器、加法器都是组合电路逻辑部件。（ ）9.约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作 0。（ ）10优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。（ ）触发器1.JK触发器要实现Qn+1=1时，J、K端的取值为J=1,K=0。( )2. 触发器的异步复位端不受 CP 脉冲的控制。 （ ）3.D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（ ）4.JK触发器要实现Qn+1=1时，J、K端的取值为J=1,K=0。（ ）5.JK触发器只有J、K端同时为1，则一定引起状态翻转。（ ）6. 触发器的异步复位端不受 CP 脉

27、冲的控制。 （ ）时序逻辑电路1.计数器除了能对输入脉冲进行计数，还能作为分频器用。( ) 2.同步时序电路具有统一的时钟CP控制。( ) 3.时序逻辑电路的输出状态与前一刻电路的输出状态有关，还与电路当前的输入变量组合有关。（ ）4.同步时序逻辑电路中的无效状态是由于状态表没有达到最简所造成的。（ ）5. 二进制计数器既可实现计数也可用于分频。（ ）6.计数器的模是指构成计数器的触发器的个数。（ ）7.异步时序电路是各级触发器类型不同。（ ）8.二进制计数器既可实现计数也可用于分频。（ ）9.利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变

28、为0状态。（ ）10.时序电路不含有记忆功能的器件。 （ ）四、化简题逻辑代数基础1. Y=ABC+AC+A+CD 答：Y=A+CD； 2Y(A,B,C,D)=答：图画正确并填对得2分（图画错填错不得5分）；圈画对得2分；答案正确得1分；3 解： 2. 用代数法化简函数 解： 3. 用卡诺图法化简函数 解： 4. Y=+解：5. Y= m (1,2,5,6,10,11,12,15)+ d (3,7,8,14)解：6. 公式法化简函数（要求写出步骤） 解：（1）7. 用卡诺图法将下列函数化简为最简与或式： F(A、B、C、D)=m（0,2,4,5,7,13）+d(8,9,10,11,14,15)

29、解： 8.用卡诺图法化简函数 解：9. F（A、B、C、D）=+解： （A，B，C，D）=+ 10. F（A、B、C、D）=m（0,2,8,9,10,11,13,15）d（1,3,12,14）解（A，B，C，D）=+11. Y=解：12. Y(A,B,C,D)=m(0,1,4,6,9,13)+ d(2,3,5,7,11,15)解：13. 用代数法化简函数解： 14. 用卡诺图法化简函数解： 则 15.逻辑电路如图所示，写出逻辑表达式并化简。答：16.试用卡诺图法将下列逻辑函数化简为最简与非-与非表达式。L（A，B，C，D）= m(0,2,3,6,10,11)+d(7,8,12,13)解： 五、

30、分析及画图题逻辑代数基础1. 分析如图所示电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。2. 试分析下图逻辑电路，写出逻辑表达式和真值表，表达式化简后再画出新的逻辑图。（8分）解：=真值表 逻辑图A B CY0 0 010 0 110 1 010 1 111 0 011 0 111 1 011 1 10 3. 对图示电路按给定输入A、B的波形画出输出Y的波形，设触发器的初态为0。D Q Y A B Y解：组合逻辑电路1分析如右图电路，写出逻辑式，列出真值表，指出逻辑功能。解：列出表达式列真值表逻辑功能分析：该电路实现一个全加器，、为两个加数，为低位进位数，为和，为进位输出2分析如右图电路，写出逻辑式，列出真值表，指出逻辑功能。解：列出表达式（分）列真值表逻辑功能：该电路实现一个全加器，、为两个加数，为低位进位数，为和，为进位输出4. 如右图，分析用四选一数据选择器构成的电路，写出Y的最简与或式。解：写出如下表达式化简触发器1.根据给定的电路和输入信号波形，作出相应的输出信号波形。解：2. 对图示电路按给定输入A、B的波形画出输出Y的波形，设触发器的初态为0。D Q Y A