EDA实验指导书-quartus.doc

《EDA实验指导书-quartus.doc》由会员分享，可在线阅读，更多相关《EDA实验指导书-quartus.doc（47页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 河北科技师范学院机电工程学院 电子设计自动化（EDA）实验指导书选用教材：EDA技术实用教程第三版 潘松、黄继业编著电子信息实验室杜殿会2012.4.3电子设计自动化（EDA）课程实验指导书使用说明电子设计自动化（EDA）实验指导书适用于 电子信息工程 本科专业和 应用电子技术 专科专业，共有验证型实验 0 个、综合型实验 0 个、设计型实验 12 个。其中 电子信息工程本科 专业实验 14 学时，实验/理论学时比为 14/40 ，包括 简单组合电路的设计 、 加法计数器的设计及显示 、 用原理图输入法设计8位全加器 和 8位十六进制频率计设计 等 12 个实验项目。本实验现有主要实验设备

2、12 台（套），每轮实验安排学生 24 人，每组 2 人，每轮实验需要安排实验指导教师 2 人。其他需要说明的内容实验指导书执笔人： 杜殿会 实验指导书审核人： 目 录一、 EDA实验系统主板与芯片管脚对应关系3二、Quartus II软件使用过程操作及实验注意事项：3实验一：1位全加器的设计6实验二 8位全加器设计9实验三 加法计数器及译码电路设计11实验四 数码管扫描驱动显示电路设计13实验五 正弦信号发生器设计15实验六 自动售货机程序设计18实验七 数字时钟设计20实验八 8位十六进制频率计设计23附录：EDA技术实验开发系统ZY11EDA13BE实验箱简介30 EDA实 验 指 导

3、书 一、 EDA实验系统主板与芯片管脚对应关系1、主板系统I/O分配：主板功能模块：对应主板I/O口号：对应核心芯片管脚号：数码管/液晶 位选(a,b,c) （0.2） I/O 0 27 9脚段选（a,bf）（6.0）I/O 3 910 16 脚发光二极管LED(116) (A/D，D/A）I/O 12 27I/O 1219 I/O 13 2024 31I/O 21 2636 41I/O 2744按键/键盘KD1KD16I/O 28 43I/O 28 3045 47I/O 31 3653 58I/O 37 4260 65I/O 4367 喇叭I/O 44 68 表1 实验箱主芯片输入输出端口引

4、脚号2、时钟输入：时钟号属性对应芯片EP1K30QC208-2 的引脚号GCK1：输入79 脚GCK2：输入183 脚GCK3：输入80 脚 表2 时钟输入对应芯片引脚号3、模式选择开关拨码开关使用说明：1脚：ON表示数码管SM1-SM8有效，否则无效；2脚：ON表示发光二极管LED1-LED8有效，否则无效；3脚：ON表示发光二极管LED9-LED16有效，否则无效；4脚：ON表示拨位和微动开关KD1/K1-KD8/K8有效，否则无效；5脚：ON表示拨位和微动开关KD9/K9-KD16/K16有效，否则无效；6脚：ON表示AD转换有效，否则无效；7脚：ON表示DA转换有效，否则无效；8脚：O

5、N表示开关指示灯KL1-KL16有效，否则无效。二、Quartus II软件使用过程操作及实验注 意事项：1、建立工作库文件夹建立工作库目录,以便存储工程（Project）项目设计文件，建立一个文件夹用于放置工程项目的所有文件，此文件夹被EDA软件默认为工作库（Work Library）。注意：新建一个文件夹，文件夹名不要用中文，也最好不要用数字，不要设置在本软件的安装目录中。如：E:banjiaqi2、输入设计项目和存盘打开Quartus II，选择File NewBlock Diagram/Schematic File(或其他类型文件)OK.原理图输入方法：在编辑窗口中的任何位置上右击鼠标

6、，在出现的快捷菜单中选InsetSymbol（或者在编辑窗口中双击鼠标左键），在新出现的窗口左侧Libraries中选择路径及器件，然后单击窗口中的OK按钮。如果知道所调入元件的名称，可在窗口左下部的Name：栏内直接输入元件名称后单击OK按钮。逐一将所需原件全部调入。用单击拖动的方法连接好电路，在输入输出引脚上双击使其变黑，修改引脚名称。文本输入方法：直接在软件编辑窗口中输入，或在其他任何文本输入编辑软件中输入(半角、英文)在复制粘贴到本软件文本编辑窗口中即可。 选择菜单FileSave As(不要直接点击存储按钮，或选择FileSave，那会覆盖上次保存时的默认路径中的文件)，选择保存文件

7、路径到刚建立的工程目录中，给文件取名注意后缀为“.bdf”、“.vhd”、“.vwf”等。参见教材图5-43所示。3、将设计项目设置成可调用的元件在设计文件打开的情况下，选择菜单FileCreate/UpdateCreate Symbol File for Current File,即可将当前文件变成一个元件符号存盘于工程目录中，以待更高层设计中调用。询问是否创建工程选否。4、更高一层或顶层文件设计关闭底层文件，重新建立一个原理图或文本文件编辑窗口，方法同前，包括先前生成的底层文件（调入元件窗口左下角name窗口右侧点击“”），编辑好后另存到同一工程目录下。如教材图5-44所示。5、将设计项目

8、设置成工程和时序仿真在顶层文件另存时，会出现是否创建工程提示框，选择“是”即进入创建工程指导过程，如果选择“否”，保存后再创建工程需要点击进入FileNewNew Quartus II Project,进入New Project Wizard（或点击FileNew Project Wizard）；next输入工程目录或工作库目录（第一相框）、工程名称和顶层设计文件名(或点击右侧“”查找相关参数) 添加工程中包含的文件选择器件（仅进行功能仿真时，此步可越过）选择eda输入编译或综合工具、仿真工具、时间分析器工具，此步可不选默认为Altera公司相关软件工程项目将要创建的相关信息，点击finsh即

9、完成工程设置。6、全程编译Quartus II编译器是由一系列处理模块构成的，包括设计项目检错、逻辑综合、结构综合、输出结果、时序分析。将设计文件适配到FPGA/CPLD目标器件中，同时产生多种输出文件，如功能和时序信息文件、器件编程的目标文件等。选择Processing菜单下Start Compilation,启动全程编译。编译过程中中断或结束，会在编辑窗口下方出现Massage编译信息窗口，包括错误、警告、成功等信息，双击错误提示语句会自动索引到源文件中错误所在位置，便于修改。如果编译成功会出现Compilation Report-Flow Summary对话框,显示硬件耗用统计报告。7、

10、时序仿真打开波形编辑器：File菜单下NewVerification/Debugging FilesVector waveform FileOK,出现波形编辑器窗口设置仿真时间区域：EditEnd Time在Time栏处输入仿真时间，通常选数十微妙OK，结束设置。端口信号名引入及输入激励信号波形编辑方法1：View菜单下Utility WindowsNode FinderFilter框中选Pins:allList将Nodes Found框中节点选中拖到波形编辑器窗口中。方法2：Edit菜单下InsertInsert Node or BusNode FinderFilter框中选Pins:all

11、List将Nodes Found中出现的端口选中点击端口出现在右侧Selected Nodes框中OK端口自动进入波形编辑器。方法3：在波形编辑器窗口的左栏内单击鼠标右键Insert Insert Node or Bus余下与方法2中的步骤相同。编辑输入波形和总线数据格式设置波形文件存盘：FileSave As .启动仿真器：ProcessingStart Simulation,直到出现“Simulation Report Window”仿真结束。观察仿真结果：查看延时，时间轴缩放，鼠标、光标定位，群组等。8、引脚锁定：（此步必须在选择元器件并编译仿真通过后才可行）： Assignments菜

12、单 Pin，在Location栏下依次输入端口名所对应的引脚号。引脚锁定后要再次启动编译器进行编译，将引脚信息锁定进入下载文件中。实验过程中，修改某些参数后，要保存和重新编译、下载。9、文件下载实验箱上电源关断的前提下连好数据线，电源线，打开交流开关，关掉时钟模块电源，然后下载程序。Tools菜单Programmer如果是第一次使用下载编程器，应进行硬件设置，点击Hardware SetupAdd Hardware选ByteBlasterLPT1-对于并口下载线Close；下载模式选Mode：JTAG;加入下载文件Add File,找到要下载的.sof格式文件用于直接对FPGA配置，如果加入.

13、pof格式文件则可实现对EPC等配置芯片的配置； Add Device，如果配置文件中（.sof,或.pof）包含器件内容，本步可省略；点击Start，开始下载，提示100%，则成功。出现不能打开下载器或不能设置下载参数接口的情况，尝试关闭瑞星或其他产品的杀毒和防火墙等。9、实验过程中，修改某些参数后，要保存，重新编译，下载。10、仿真波形拷贝实验结束要填写实验记录，（实验仿真波形可用抓图软件“NamoCapture.exe”捕捉窗口截取，也可用Print Screen打印屏幕，在Word中裁剪粘贴，还可以利用任务栏中开始程序附件画图工具），整理好实验设备。截图要保留顶端你的文件路径，你的工作

14、目录要用你的名字的全拼表示。实验一：1位全加器的设计实验学时：2实验类型：验证型 实验要求：必修一、 实验目的二、 实验仪器与设备三、 实验原理及主要知识点四、 实验步骤1. 2. 五、 实验结果与分析六、 实验思考题及实验报告要求一、实验目的1、学习Quartus ii软件的安装和使用。2、学习原理图输入方式设计半加器和全加器。二、实验仪器 1、PC机1台; 2、EDA实验箱1套。三、实验要求 1、复习教材关于Quartus II使用的内容; 2、预习实验指导书; 3、实验报告中要有仿真抓图内容; 4、实验箱下载测试设计结果。四、实验内容与步骤 1、安装Quartus II，重点阅读安装说明

15、，正确设置Lesinse文件。2、半加器设计：打开Quartus II，创建新的原理图文件， FilenewBlack Diagram/Schematic FileOK.,在进入原理图输入编辑方式窗口后，在空白处双击鼠标左键，或点击鼠标右键，选择InsertSymbol（或Symbol as Block），进入.quartus/librares输入自己需要的原理图符号。比较简单的逻辑符号可选primitives下的元件。也可在Name：框下直接输入你要选择输入的符号名称。如input，output，xor等。半加器原理图文件参考设计如图1所示。连接好连线，用鼠标左键点击并拖动，元件和连线一起移

16、动，不能出现断裂，否则为没有连接好。 图1 半加器设计图3、保存文件：保存于自己名字（用汉语拼音拼写）的文件夹中，路径中只能用英文字符及数字。如D:edatangguobinshiyan1，如果事先没有创建这一路径，可在保存显示框中新建你所需的文件路径及你的工作目录，路径中不出现中文。确定后提示你是否创建工程，选择“否”。4、创建默认符号：菜单FileCreate/UpdateCreate Symbol File for Current File。将所创建的符号保存到你的工作目录中。文件符号名一定要和你保存的半加器名字相同。关闭半加器文件编辑窗口。5、全加器设计：新建原理图文件，调入全加器所用

17、元件，方法同半加器设计，全加器所用元件参考图2. 图2全加器设计图6、 保存文件并设置工程和器件类型。FileSave as保存到你的文件夹，注意扩展名一定选择为.bdf。根据保存后提示创建工程，选择工程目录、工程名和顶层文件名，工程名通常和顶层文件名相同。加入工程所需文件，将半加器、全加器设计文件全部加入，选择器件类型（Acex1k系列，EP1K100QC208-3），完成设置。7、 编译：编译：ProcessingStart Compilation(或者直接点击工具栏中的按钮)。如果出现错误，修改后保存，再编译，直至成功。仿真成功后提示成功编译信息及相关报告（自动打开）。8、创建仿真波形图

18、。(1)FileNewOther filesVector Waveform FileOK.(2)EditInsertInsert Node or BusNode FinderFilter:Pins: allListOK.Radix HexadecimalOK.(3)EditEnd Time设置仿真结束时间。通常选20us。（4）设置输入信号逻辑值或时钟及总线值。可将输入3个端口用鼠标左键选中，点击鼠标右键选Grouping。Group，输入组合文件名，自己起名如abc，注意首字符要为字符。选中新生成的组合端口名，赋值，可选计数器赋值形式，如图3，出现图内的小窗口，count every选择1-

19、2us，然后确定。保存仿真文件，采用默认的文件名（与实体文件名相同,路径相同，扩展名为.vwf。计数单位计数器赋值形式点击鼠标左右键可放大缩小时间轴 图3 仿真波形文件建立（5）仿真开始。ProcessingStart Simulation.分析仿真结果，满足要求即可下载。仿真成功后打印屏幕在word文档中粘贴，可利用图片剪切工具剪掉下部多余部分，突出显示重点内容。如图4 。图4 全加器仿真图9、创建默认符号：同半加器方法。以下内容选做。根据时间情况决定。10、引脚锁定及再编译。AssignmentsPins或Pin PlannerAll Pins 表的Location对应项双击，填入引脚号，

20、将所有输入输出引脚号填完后，点击保存工具图标，然后再次编译。使下载文件中包含引脚锁定信息。引脚锁定参考：输入引脚可采用按键数据开关（SW1SW16）输入，按下为高电平，对应按键指示灯亮，引脚号参考指导书第一部分内容关于实验箱的引脚说明的表二。输出显示可采用LED发光二极管显示，引脚号参考表1。如：Ain：45;bin：46;cin：47;cout：19;sum：24。引脚锁定后，再编译，以保存引脚锁定信息。11、下载测试。连接实验箱，线路连接打开实验箱电源，启动CPLDDN4软件，进行下载。具体步骤参见CPLDDN4软件使用。五、实验结束：整理实验设备，保存实验数据，清理实验室卫生。六、实验报

21、告：简写实验目的设备要求及实验步骤，必须写清实验原理图，仿真图，仿真数据分析，（下载测试结果，选做）及收获。实验二 8位全加器设计实验学时：实验类型：（验证型、综合型、设计型） 实验要求：（必修、选修）七、 实验目的八、 实验仪器与设备九、 实验原理及主要知识点十、 实验步骤1. 2. 十一、 实验结果与分析十二、 实验思考题及实验报告要求一、实验目的：熟悉利用Quartus II 的原理图输入方法设计简单组合电路，掌握层次设计的方法。二、实验内容：1、 将实验一设计的1位全加器包装成元器件。2、 利用1位全加器设计8位全加器并进行仿真、下载测试。3、8位数码扫描显示电路设计（选做）。三、实验

22、装置：ZY11EDA13BE型实验箱通用编程模块，配置模块，时钟源模块，开关按键模块，LED显示模块。四、实验内容参考：1、 全加器的参考电路和符号图一 半加器电路原理图 图2-1 全加器电路原理图 图2-2 全加器符号图2、8位全加器原理图：由8个1位全加器串联而成，连接方法如图2-3所示。 图2-3 由8个全加器组成的8位全加器电路原理图3、给文件命名保存，建工程，加入所有工程文件，选择器件，编译。4、仿真文件建立、仿真及仿真结果分析。a7.0和b7.0的赋值参考实验一，对Group的赋值，注意a、b的值不要相同，另也要给cin赋值，仿真参考如图2-4所示。为了观察到进位位，a、b的值有一

23、个最好初值接近FF。 图2-4 8位全加器仿真参考图5、引脚锁定：此步必须在选择元器件并编译仿真通过后才可行： Assignments菜单 Pin，在Location栏下依次输入端口名所对应的引脚号。a、b可选用按键KD1-KD16，对应引脚号45-67，详见表1；cin可选择喇叭所对应的端口作为输入，对应的芯片引脚号为68脚，在喇叭模块的SK1处用跳线短接表示输入1，断开表示0；输出可选择16个发光二极管LED1-LED16，对应芯片引脚号19-44，详见表1；进位位cout可选择用数码管段码a f中的任何一个，对应芯片引脚号为1016。引脚锁定后要再次启动编译器进行编译，将引脚信息锁定进入

24、下载文件中。实验过程中，修改某些参数后，要保存和重新编译。6、下载测试：实验箱上电源关断的前提下连好数据线，电源线，打开交流开关，关掉时钟模块电源，然后下载程序。Tools菜单Programmer如果是第一次使用下载编程器，应进行硬件设置，点击Hardware SetupAdd Hardware选ByteBlasterLPT1-对于并口下载线Close；下载模式选Mode：JTAG;加入下载文件Add File,找到要下载的.sof格式文件用于直接对FPGA配置，如果加入.pof格式文件则可实现对EPC等配置芯片的配置； Add Device，如果配置文件中（.sof,或.pof）包含器件内容

25、，本步可省略；点击Start，开始下载，提示100%，则成功。出现不能打开下载器或不能设置下载参数接口的情况，尝试关闭瑞星或其他产品的杀毒和防火墙等。测试前对要对模式选择开关进行设置，本实验应将拨码开关的1-5和8脚全部打到ON位置。五、实验报告：写出实验目的，3个实验内容分别按实验顺序写出实验原理图、仿真图、下载管脚设置、FPGA硬件测试效果，最后写出实验总结分析。实验三 加法计数器及译码电路设计实验学时：实验类型：（验证型、综合型、设计型） 实验要求：（必修、选修）十三、 实验目的十四、 实验仪器与设备十五、 实验原理及主要知识点十六、 实验步骤1. 2. 十七、 实验结果与分析十八、 实

26、验思考题及实验报告要求一、实验目的：学习计数器的设计、仿真和硬件测试，掌握VHDL文本输入设计技术。二、实验原理：通过计数器完成记数过程，计数时钟clk选择1Hz，计数器采用四个D触发器级联而成，效果同四位二进制计数器。计数结果D3-D0经74248译7段数码管显示，位选信号为32768Hz，要实现八位都循环显示必须满足8位都选中一遍后才可以改变计数数据，显然32768Hz远大于1Hz，所以设计能满足8位数码管按1秒循环显示，但不能满足只显示0-9。1、含异步清零和同步使能的加法计数器设计：2、译码器设计；3、加法计数扫描显示顶层电路设计。三、实验装置：ZY11EDA13BE型实验箱通用编程模

27、块，配置模块，时钟源模块，数码管显示模块。四、实验步骤：1、含异步清零和同步使能的加法计数器设计：实验程序输入：实验程序为教材例4-22，如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT10 IS PORT (CLK,RST,EN : IN STD_LOGIC; CQ : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT : OUT STD_LOGIC ); END CNT10;ARCHITECTURE behav OF CNT10 ISBEG

28、IN PROCESS(CLK, RST, EN) VARIABLE CQI : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN IF RST = 1 THEN CQI := (OTHERS =0) ; -计数器异步复位 ELSIF CLKEVENT AND CLK=1 THEN -检测时钟上升沿 IF EN = 1 THEN -检测是否允许计数（同步使能） IF CQI 0); -大于9，计数值清零 END IF; END IF; END IF; IF CQI = 9 THEN COUT = 1; -计数大于9，输出进位信号 ELSE COUT = 0; END IF;

29、 CQ led7s led7s led7s led7s led7s led7s led7s led7s led7s led7s led7s led7s led7s led7s led7s led7s null; end case; end process;end; 建立工程、编译、（仿真：选作）、创建默认符号文件。建立工程，工程名与顶层文件名相同decl7s。3、 顶层文件建立：新建原理图文件，调入CNT10.bdf和DECL7S.bdf文件，连接原理图如图9所示。 图3-1 计数译码电路4、顶层文件编译、仿真：5、引脚锁定：参见表1、表2.五、实验报告：将实验程序、电路图、设计过程、编译仿真

30、波形和分析结果、硬件测试实验结果写进实验报告。 实验四 数码管扫描驱动显示电路设计实验学时：2实验类型：（验证型、综合型、设计型） 实验要求：（必修、选修）一、实验目的熟悉数码管扫描显示控制原理。二、实验仪器与设备1、 ZY11EDA13BE型实验箱通用编程模块，配置模块，开关按键模块，时钟源模块。2、 并口延长线，JTAG延长线。3、 安装Quartus II8.1软件的PC机。三、实验原理及主要知识点通过计数器完成技术过程，计数时钟clk可选1Hz，计数器为1位十六进制计数器，计数范围为0-F。计数结果经译码送给串行共阴极7段数码管作为段码显示，位选信号由74LS138输出提供，位选控制信

31、号由3位总线输出给74LS138，位控扫描频率为clk_s,可以自由选择。设计并实现8个数码管SM1-8同步循环显示数字0-9。四、实验步骤1、实验源程序，编译，仿真，锁定引脚并下载到目标芯片。2、将信号源模块第一全局时钟接1Hz，第二全局时钟接32768Hz或其他，观察数码管是否按1秒循环显示数字0-F。五、实验结果与分析 仿真结果与实际情况分析比较。注意实验时修改扫描频率观察结果变化。六、实验思考题及实验报告要求将实验程序、电路图、设计过程、编译仿真波形和分析结果、硬件测试实验结果写进实验报告。七、参考程序如下：library ieee;use ieee.std_logic_1164.al

32、l;use ieee.std_logic_unsigned.all;entity scan isport(clk : in std_logic; -计数器输入计数时钟 clk_s : in std_logic; -位扫描时钟信号 time1 : out std_logic_vector(2 downto 0); -位选输出信号 time2 : out std_logic_vector(6 downto 0); -数码管7段码显示信号输出end;architecture art of scan issignal a : std_logic_vector(3 downto 0):=0000; si

33、gnal b : std_logic_vector(2 downto 0):=000; -saomiao shizhongbeginpro1:process(clk) -计数器进程begin if clkevent and clk=1 then -4位二进制计数器 a=a+1; end if;end process pro1;pro2:process(a) -saomiao yima jinchengbegin if clk_sevent and clk_s = 1 then -clk_s wei saomiao shizhong b time2 time2 time2 time2 time2

34、 time2 time2 time2 time2 time2 time2 time2 time2 time2 time2 time2 null; end case; end process pro2; time1 = b;end art;实验五 正弦信号发生器设计实验学时：2实验类型：（验证型、综合型、设计型） 实验要求：（必修、选修）一、实验目的进一步熟悉Quartus II 及其LPM_ROM与FPGA硬件资源的使用方法。二、实验仪器与设备1、ZY11EDA13BE型实验箱通用编程模块，配置模块，时钟源模块。2、并口延长线，JTAG延长线。3、安装Quartus II8.1和Mif_Mak

35、er软件的PC机。三、实验原理及主要知识点（一）实验原理：通过地址发生器（由6位计数器担任）完成地址顺序输出过程，只读存储器ROM内存放由Mif_Maker生成的64地址的数据sin，每一地址存放8位二进制数据，数据锁存输出，送给外部D/A数模转换芯片，完成数模转换，可以用示波器观察输出波形。地址发生器的时钟CLK的输入频率f0与每周期的波形数据点数（在此选择64点），以及D/A输出正弦波信号频率f的关系是：f = f0/64。图5-1 正弦信号发生器FPGA内部结构图（二）主要内容：1、用Mif_Maker生成正弦波数据；2、用LPM_ROM设计ROM；3、用VHDL语言设计地址发生器；4、

36、用VHDL语言设计顶层文件。5、观察顶层文件对应的RTL图和Technology Map 图。四、实验步骤1、用Mif_Maker生成正弦波数据文件：建立将要进行工程设计的文件夹，不要使用中文。打开Mif_Maker2010.exe文件，设置波形参数，要求每周期64点，每点数据8bit。波形选择为正弦波，数据选十六进制，点击保存，注意不要点击另存为（发现出问题）。保存在你将要进行的实验五正弦波信号发生器的工作目录中。在Quartus中打开上一步创建的Mif格式文件，观察数据格式窗口。2、用LPM_ROM设计ROM：打开QuartusToolsMegaWizard Plug-In Manager

37、,按提示步骤创建单口ROM。准确计算确定地址线条数。生成的ROM文件参考见本实验附录。3、将生成的ROM文件设置为工程，编译，创建默认符号。参考程序见本实验附录。4、用VHDL语言设计顶层文件：设计地址发生器和实现ROM调用。参考程序可见教材例7-4或本实验所附程序。5、对顶层文件编译，仿真，观察输出数据是否与.mif格式文件内容一致。6、观察顶层文件对应的RTL图和Technology Map 图。7、引脚锁定，再编译。引脚锁定参考：clk，79脚；DOUT7.0,对应引脚44,41-36,31.实验箱上输出给DA转换器，由DA输出送示波器显示。输出正弦波显示频率等于输入时钟频率除于64.8

38、、下载，测试。模式选择开关7向上，其余向下，用示波器观察输出波形。五、实验结果与分析 输出波形及仿真误差分析。六、实验思考题及实验报告要求实验报告要求：给出实验原理、主要步骤、仿真图、RTL图、Technology Map 图及相关程序，实验结果分析。实验思考：如何提高信号发生器精度。七、附程序参考：1、用LPM_ROM设计的ROM文件参考：此程序必须由Quartus II的LPM定制生成。LIBRARY ieee;USE ieee.std_logic_1164.all;LIBRARY lpm;USE lpm.all;ENTITY sin ISPORT( address: IN STD_LOGIC_VECTOR (5 DOWNTO 0);inclock: IN STD_LOGIC ;outclock: IN STD_LOGIC ;q: OUT STD_LOGIC_VECTOR (7 DOWNTO 0);END sin;ARCHITECTURE SYN OF sin ISSIGNAL su