数字智能抢答器报告.doc

《数字智能抢答器报告.doc》由会员分享，可在线阅读，更多相关《数字智能抢答器报告.doc（13页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字电路与自动化课程设计报告 题目：数 字 智 能 抢 答 器 班级： 10应电（1）班 姓名： 陈绿霞 学号： 组员： 陈绿霞 陈丽玉 日期： 2011-12-7-2011-12-25 目录一、设计目的 3二、设计要求3三、方案论证与比较3四、设计原理5五、硬件制作与调试9六、设计小结9七、参考文献9 一 设计目的1. 掌握优先编码器74ls148，锁存器74ls279，加减法计数器74ls192，555定时器，74ls48译码器等元器件的的逻辑功能和工作原理。2. 进一步了解数字集成电路的设计和使用方法，及其运用。3.了解定时抢答器的整体逻辑电路图，掌握智能抢答器的工作原理及其设计方法，并

2、对各种元器件的功能和应用有所了解。并能对其在电路中的作用进行分析。4.学会了用PCB做板，提高了做板的质量，能过较好的解决排版的布线问题。二 设计要求1. 抢答器同时供4名选手或4个代表队比赛，分别用4个按钮1、2、3、4表示。2. 设置一个系统清零开关S1，该开关由主持人控制。3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时在反光二极管发光提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。4. 抢答器具有定时抢答功能，并且时间可调（0099秒），如一次抢答的时间由主持人设定（如20秒）。当主持人启动“开始”开关S1后，定

3、时器进行减计时工作。5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。6. 如果定时时间已到，无人抢答，本次抢答无效，系统禁止抢答，定时显示器上显示00。7.当抢答器工作时突然有选手有急事而不能抢答，主持人可以控制暂停开关S10使定时器暂停倒计时，并且此时选手抢答无效。三、方案论证与比较方案一:由四个按钮提供给四个选手抢答，通过锁存器74ls373锁存最先抢答的选手，再通过优先编码器74ls148进行优先输出通过译码器74ls48和共阴极七段数码显示管显示输出最先抢到的选手。通过NE555定时器和电阻、电容组成多谐

4、震荡电路进行输出频率等于1s的高低脉冲通过四输入的与门接入计数器74ls192。用八个单刀双掷开关来控制两个四位二进制数高低电平输入计数器74ls192中，通过七段数码显示器74ls48和阴极七段数码输出结果显示倒计时的时间。通过四输入与非门74ls21，二输入或门74ls32，非门74ls04，四输入与门74ls20把抢答器电路与定时器电路联系起来，并用开关控制系统开始、复位、暂停等功能，用发光二极管实现报警功能。方案二：由四个按钮提供给四个选手抢答，通过锁存器74ls279锁存最先抢答的选手，再通过优先编码器74ls148进行优先输出通过译码器74ls48和共阴极七段数码显示管显示输出最先

5、抢到的选手。通过NE555定时器和电阻电容组成定时电路进行输出频率等于1s的高低脉冲通过三输入与门74ls11接入计数器74ls192。用八个单刀双掷开关来控制两个四位二进制数高低电平输入计数器74ls192中，通过译码器74ls48和阴极七段数码输出结果显示倒计时的时间。通过三输入与门74ls11，非门74ls04把抢答器电路与定时器电路联系起来，并用开关控制系统复位、开始、暂停等功能，用发光二极管实现报警功能。方案三：由四个按钮提供给四个选手抢答，通过锁存器74ls175锁存最先抢答的选手，再通过优先编码器74ls148进行优先输出通过译码器CD4511和共阴极七段数码显示管显示输出最先抢

6、到的选手。通过NE555定时器和电阻电容组成定时电路进行输出频率等于1s的高低脉冲通过二输入与非门74ls08接入计数器74ls192。用八个单刀双掷开关来控制两个四位二进制数高低电平输入计数器74ls160中，通过译码器CD4511和阴极七段数码输出结果显示倒计时的时间。再通过四输入与门74ls20，二输入与门74ls08，二输入或门74ls32，非门74ls04把抢答器电路与定时器电路联系起来，并用开关控制系统清零、置数、暂停等功能，用发光二极管实现报警功能。比较：通过比较得出第二方案相对于另两个方案来说会比较好，第一方案的方法在仿真软件中会看得相对简单易懂，不会感觉到太过于繁杂在控制方面

7、相对简单便捷，硬件制作业比较简单和容易调试。第一方案中虽然电路较第二方案要简单一些，但为了与别人与众不同，所以我们就选了第二方案。第三方案相对第一个来说电路图比较繁杂，电路比较复杂，计数器74ls160只能作加法计数不能作减法计数，布板跟焊接都比较困难，选第二个方案比较方便实用。四、设计原理1、抢答电路设计（1）数字抢答器总体方框图 如图1所示为总体方框图。其工作原理为：接通电源后，主持人将开关拨到清除状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置拨到“开始状态，宣布开始抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编

8、号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作清除和开始状态开关。图1数字抢答器框图2单元电路设计(1) 抢答器电路 参考电路如图2所示。该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。工作过程：开关S置于清除端时，RS触发器的 端均为，个触发器输出置，使74LS148的 ，使之处于工作状态。当开关S置于开始时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出 经RS锁存后，1Q=1, =1,74LS48处于工

9、作状态，QQQ=101,经译码显示为。此外，1，使74LS148 ，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的 此时由于仍为，使 ，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将开关重新置开始清除然后再进行下一轮抢答。74LS148为线线优先编码器，表1为其功能表。图2 数字抢答器电路表1 74LS148的功能真值表(2)定时电路图3 可预置时间的定时电路 由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制

10、同步加减计数器74LS192进行设计，具体电路如图3所示。（3）报警电路 由555定时器和三极管构成的报警电路如图4所示。其中555构成多谐振荡器，振荡频率fo143（R12R2）C，其输出信号经三极管推动扬声器。PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。图4 报警电路（4）时序控制电路时序控制电路是抢答器设计的关键，它要完成以下三项功能：主持人将控制开关拨到开始位置时，扬声器发声，抢答电路和定时电路进人正常抢答工作状态。 当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。当设定的抢答时间到，无人抢答时，扬声鸣响。图5 时序控制电路 根据上面的功能要求以及

11、图2，设计的时序控制电路如图5所示。图中，门G1 的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端 。图3的工作原理是：主持人控制开关从清除位置拨到开始位置时，来自于图2中的74LS279的输出 1Q=0，经G3反相， A1，则时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，则定时到信号为 1，门G2的输出 =0，使 74LS148处于正常工作状态，从而实现功能的要求。当选手在定时时间内按动抢答键时，1Q1，经 G3反相， A0，封锁 CP信号，定时器处于保持工作状态；同时，门G2的输出 =1，74LS148

12、处于禁止工作状态，从而实现功能的要求。当定时时间到时，则定时到信号为0， =1，74LS148处于禁止工作状态，禁止选手进行抢答。同时， 门G1处于关门状态，封锁 CP信号，使定时电路保持00状态不变，从而实现功能的要求。集成单稳触发器74LS121用于制做报警电路及发声的时间。五、硬件制作与调试1根据画出的仿真图布出PCB板，布板时应遵循尽量整齐的原则，布板时应注意跳线。2.焊接时应注意尽量使电路板焊的整洁光滑，避免出现短路断路。3.用万用表检测电路板是否短路断路，元器件是否好坏。4.当第一次电路接上电源时数码管没有显示任何数字，用万用表检测电路发现电路出现短路现象，重新检查电路发现焊板有处

13、出现短接，做了修改后再重新接上电源刚开始还能正常显示后来突然发现数码管有一两处不亮，用万用表检测后发现七段数码管已烧坏。究其原因发现是焊接时温度过高烧坏了。后来重新换了一个数码显示管后就可以正常显示数据了。六、设计小结通过这次的课程设计让我对数电的知识有了进一步的了解，让我懂了优先编码器74ls148，锁存器74ls279，加减法计数器74ls192，555定时器，74ls48译码器等元器件的的逻辑功能和工作原理。让我懂得PCB板的制作，提高了我制作电路板的水平，还让我懂得了用功能表来直接分析电路的工作原理，特别是对管脚的分析能力有着很大地提高，这样在硬件的制作过程中减少了不少的时间。总的来说

14、的话就是这次课程设计总结出来这样一个心得体会：理论学越多，实践就越快。七、参考书目1.常用数字集成电路原理与应用 卿太全 李萧 郭明琼 人民邮电出版社2.实用数字电路原理与设计速成 何书森 福建科学技术3.数字电路与逻辑设计 王毓银 高等教育出版社4.实用电子制作 张晓东 福建科学技术出版社.数字电子技术基础5. 电子发烧友网6. 华强电子网 图6 总电路图 图7 Pcb图图8 原 理 图 1、VHDL源程序 library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsi

15、gned.all;entity qiangdaqi is port(clk,clk2,s,s0,s1,s2,s3,stop,rst:in std_logic; n,k,q_out:out std_logic; m:out std_logic_vector(1 downto 0); a,b,c,d,e,f,g:out std_logic);end qiangdaqi;architecture bhv of qiangdaqi iscomponent qdjb is port(clk2,rst:in std_logic; s0,s1,s2,s3:in std_logic; tmp:out std_

16、logic; states:out std_logic_vector(3 downto 0);end component;component js is port(clk,rst,s,stop:in std_logic; ring,warn:out std_logic; ta,tb:buffer std_logic_vector(3 downto 0);end component;component sjxz is port(clk2,rst:in std_logic; s:out std_logic_vector(1 downto 0); a,b,c:in std_logic_vector(

17、3 downto 0); y:out std_logic_vector(3 downto 0);end component;component ymq is port(ain4: in std_logic_vector (3 downto 0); dout7: out std_logic_vector (6 downto 0);end component;component alarm is port(clk,i:in std_logic; q:out std_logic);end component;signal states_out,ta_out,tb_out,y_out:std_logi

18、c_vector(3 downto 0);signal ledout:std_logic_vector(6 downto 0);signal w:std_logic;begina=ledout(6);b=ledout(5);c=ledout(4);d=ledout(3);e=ledout(2);f=ledout(1);gk,states=states_out);u2:js port map(clk,rst,s,stop,warn=n,ta=ta_out,tb=tb_out);u3:sjxzportmap(clk2=clk2,rst=rst,a=states_out,b=ta_out,c=tb_out,s=m,y_out;u4:ymq port map(ain4=y_out,DOUT7=ledout);u5:alarm port map(clk2,i=s,q_out);end bhv;2、仿真图 图93、主电路连线图 图10