第4章原理图与宏功能模块设计.ppt
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《第4章原理图与宏功能模块设计.ppt》由会员分享,可在线阅读,更多相关《第4章原理图与宏功能模块设计.ppt(56页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、第4章原理图与宏功能模块设计 Still waters run deep.流静水深流静水深,人静心深人静心深 Where there is life,there is hope。有生命必有希望。有生命必有希望第第4 4章章 原理图与宏功能模块设计原理图与宏功能模块设计4.14.1QuartusQuartus IIII原理图设计原理图设计 Quartus IIQuartus II的优化设置的优化设置 Quartus II Quartus II的时序分析的时序分析 宏功能模块设计宏功能模块设计4.24.24.34.34.44.4基于基于Quartus II进行进行EDA设计开发的流程设计开发的流程
2、 4.1 Quartus II原理图设计原理图设计1.为本项工程设计建立文件夹为本项工程设计建立文件夹 2.输入设计项目和存盘输入设计项目和存盘 元件输入对元件输入对话框话框 3.将设计项目设置成可调用的元件将设计项目设置成可调用的元件 将所需元件全部调入原理图编辑窗并连接好将所需元件全部调入原理图编辑窗并连接好 4.设计全加器顶层文件设计全加器顶层文件 连接好的全加器原理图连接好的全加器原理图f_adder.bdf 5.将设计项目设置成工程和时序仿真将设计项目设置成工程和时序仿真 f_adder.bdf工程设置窗工程设置窗 5.将设计项目设置成工程和时序仿真将设计项目设置成工程和时序仿真 加
3、入本工程所有文件加入本工程所有文件 5.将设计项目设置成工程和时序仿真将设计项目设置成工程和时序仿真 全加器工程全加器工程f_adder的仿真波形的仿真波形 4.2 Quartus II的优化设置的优化设置 1.Setting设置设置 在在Quartus II软件菜单栏中选择软件菜单栏中选择“Assignments”中的中的“Setting”就可打开就可打开一个设置控制对话框。可以使用一个设置控制对话框。可以使用Setting对话框对话框对工程、文件、参数等进行修改,还可设置编对工程、文件、参数等进行修改,还可设置编译器、仿真器、时序分析、功耗分析等等。译器、仿真器、时序分析、功耗分析等等。S
4、ettings对话框对话框2.分析与综合设置分析与综合设置 Analysis&Synthesis Settings项中包含有四个项目:项中包含有四个项目:uVHDL InputuVerilog HDL InputuDefault ParametersuSynthesis Netlist Optimization作为作为Quartus II的编译模块之一,的编译模块之一,Analysis&Synthesis包括包括Quaruts II Integrated Synthesis集成综合器,完全集成综合器,完全支持支持VHDL和和Verilog HDL语言,并提供控制综合过语言,并提供控制综合过程的
5、选项。支持程的选项。支持Verilog-1995标准(标准(IEEE标准标准1364-1995)和大多数)和大多数Verilog-2001标准标准(IEEE1364-2001),还支持),还支持VHDL1987标准标准(IEEE标准标准1076-1987)和)和VHDL1993标准标准(IEEE标准标准1076-1993)。)。3.优化布局布线优化布局布线 Setting对话框的对话框的Fitter Settings页指定控制时序驱动页指定控制时序驱动编译和编译速度的选择,如下图所示。编译和编译速度的选择,如下图所示。Fitter Settings选项页选项页 more Fitter Sett
6、ings选项页选项页 在在Compilation Report中查看适配结果中查看适配结果 在在Timing Closure Floorplan中查看适配结果中查看适配结果 在在Chip Editor中查看适配结果中查看适配结果4.3 Quartus II的时序分析的时序分析 全程编译前时序条件设置界面全程编译前时序条件设置界面“More Settings”中的设置中的设置 时序分析结果时序分析结果 4.4.1 Megafunctions库库4.4.2 Maxplus2库库4.4.3 Primitives库库 4.4 4.4 宏功能模块设计宏功能模块设计4.4.1 Megafunctions库
7、库 Megafunction库是库是Altera提供的参数提供的参数化模块库。从功能上看,可以把化模块库。从功能上看,可以把Megafunction库中的元器件分为:库中的元器件分为:u算术运算模块(算术运算模块(arithmetic)u逻辑门模块(逻辑门模块(gates)u储存模块(储存模块(storage)uIO模块(模块(I/O)算数运算模块库算数运算模块库 下面以参数化乘法器lpm_mult为例来说明如何在设计中使用宏功能模块。lpm_mult的基本参数已在下表中给出。lpm_mult(1)调用)调用lpm_mult(2)lpm_mult参数设置参数设置输入输出位宽设置输入输出位宽设置
8、乘法器类型设置乘法器类型设置(3)编译仿真)编译仿真8位有符号乘法器电路位有符号乘法器电路功能仿真波形功能仿真波形8.1.2 逻辑门库逻辑门库 I/O模块库模块库 I/O模块库模块库 锁相环模块设计举例锁相环模块设计举例 参数化锁相环宏模块参数化锁相环宏模块altpll以输入时钟信号作为参考信以输入时钟信号作为参考信号实现锁相,从而输出若干个同步倍频或者分频的片内号实现锁相,从而输出若干个同步倍频或者分频的片内时钟信号。与直接来自片外的时钟相比,片内时钟可以时钟信号。与直接来自片外的时钟相比,片内时钟可以减少时钟延迟,减小片外干扰,还可改善时钟的建立时减少时钟延迟,减小片外干扰,还可改善时钟的
9、建立时间和保持时间,是系统稳定工作的保证。不同系列的芯间和保持时间,是系统稳定工作的保证。不同系列的芯片对锁相环的支持程度不同,但是基本的参数设置大致片对锁相环的支持程度不同,但是基本的参数设置大致相同,下面便举例说明相同,下面便举例说明altpll的应用。的应用。(1)输入)输入altpll宏功能模块宏功能模块选择芯片和设置参考时钟选择芯片和设置参考时钟 锁相环控制信号设置锁相环控制信号设置 输入时钟设置输入时钟设置(2)编译和仿真)编译和仿真锁相环电路锁相环电路功能仿真波形功能仿真波形 存储模块库存储模块库 存储器模块设计举例存储器模块设计举例 ROM(Read Only Memory,只
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 原理图 功能模块 设计
![提示](https://www.taowenge.com/images/bang_tan.gif)
限制150内