第6章时序电路分析与设计 本章的重点是同步时序电路的工作原理、分析与设计方法首先介绍时序电路的基本概念和分析时序电路的方法、步骤然后介绍寄存器、计数器等常用集成时序电路最后给出同步时序电路的设计方法.ppt

《第6章时序电路分析与设计 本章的重点是同步时序电路的工作原理、分析与设计方法首先介绍时序电路的基本概念和分析时序电路的方法、步骤然后介绍寄存器、计数器等常用集成时序电路最后给出同步时序电路的设计方法.ppt》由会员分享，可在线阅读，更多相关《第6章时序电路分析与设计 本章的重点是同步时序电路的工作原理、分析与设计方法首先介绍时序电路的基本概念和分析时序电路的方法、步骤然后介绍寄存器、计数器等常用集成时序电路最后给出同步时序电路的设计方法.ppt（110页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第6章 时序电路分析与设计 本章的重点是同步时序电路的工作原理、分析与设计方法，首先介绍时序电路的基本概念和分析时序电路的方法、步骤，然后介绍寄存器、计数器等常用集成时序电路，最后给出同步时序电路的设计方法。Still waters run deep.流静水深流静水深,人静心深人静心深 Where there is life,there is hope。有生命必有希望。有生命必有希望6.1.1时序电路的组成时序电路的组成一般时序电路，可以画出如图一般时序电路，可以画出如图6-1所示的框图。可以看出，时序电路是由组合所示的框图。可以看出，时序电路是由组合逻辑电路部分和存储电路（触发器）部分组成，

2、通常存储电路在时钟逻辑电路部分和存储电路（触发器）部分组成，通常存储电路在时钟CP的有的有效边沿动作。效边沿动作。6.1.2时序电路中的基本概念时序电路中的基本概念1时序逻辑和时序机、状态机时序逻辑和时序机、状态机实际中的很多事物不仅与当前情况有关，还与过去情况有关，就是与时实际中的很多事物不仅与当前情况有关，还与过去情况有关，就是与时间的顺序有关，它们可以是复杂的计算机或是简单的计数器，也可以是顺序间的顺序有关，它们可以是复杂的计算机或是简单的计数器，也可以是顺序控制器，处理与时间先后顺序有关的逻辑称为时序逻辑。任何一个时序逻辑控制器，处理与时间先后顺序有关的逻辑称为时序逻辑。任何一个时序逻

3、辑电路都可以看做一个处理时序问题的机器，通常称为时序机，时序机用驱动电路都可以看做一个处理时序问题的机器，通常称为时序机，时序机用驱动方程、状态方程和输出方程描述实际问题。方程、状态方程和输出方程描述实际问题。2同步时序与异步时序同步时序与异步时序在时序电路中，所有触发器的状态都是在同一时钟信号有效边沿作用下在时序电路中，所有触发器的状态都是在同一时钟信号有效边沿作用下发生变化，称为同步时序电路。若时序电路中触发器的状态不是在同一时钟发生变化，称为同步时序电路。若时序电路中触发器的状态不是在同一时钟信号作用下变化，称为异步时序电路。信号作用下变化，称为异步时序电路。3摩尔型与梅里型时序电路摩尔

4、型与梅里型时序电路下图中，输出信号不仅取决于触发器的状态，而且取决于输入信号的时序电路，下图中，输出信号不仅取决于触发器的状态，而且取决于输入信号的时序电路，称为梅里型（称为梅里型（Mealy）时序电路，又称为梅里状态机。而图）时序电路，又称为梅里状态机。而图6-3所示框图中，输出信所示框图中，输出信号仅取决于触发器状态的时序电路称为摩尔型（号仅取决于触发器状态的时序电路称为摩尔型（Moore）时序电路，又称为摩尔状）时序电路，又称为摩尔状态机。态机。图6-2 梅里型时序电路 图6-3 摩尔型时序电路 4时序电路中的变量与状态时序电路中的变量与状态输入变量是源于时序电路外的所有变量。输入变量是

5、源于时序电路外的所有变量。输出变量是离开时序电路的所有变量。输出变量是离开时序电路的所有变量。驱动变量是触发器的驱动（输入）信号（如驱动变量是触发器的驱动（输入）信号（如R-S，J-K，D，T）。）。状态是由触发器的输出定义的，时序电路的每一个状态都是唯一的，状态变量状态是由触发器的输出定义的，时序电路的每一个状态都是唯一的，状态变量N（触发器个数）与状态（触发器个数）与状态S之间的关系是之间的关系是。时序电路的状态是状态变量。时序电路的状态是状态变量的唯一组合，每一个状态必须区别于所有其他状态。的唯一组合，每一个状态必须区别于所有其他状态。5现态与次态现态与次态对于同步时序电路来说，现态与次

6、态的划分取决于时钟脉冲，时钟有效边沿到对于同步时序电路来说，现态与次态的划分取决于时钟脉冲，时钟有效边沿到来之前，电路的状态是现态；时钟有效边沿到来之后，电路的状态是次态。来之前，电路的状态是现态；时钟有效边沿到来之后，电路的状态是次态。对于异步时序电路现态与次态划分取决于异步电路的形式，若是脉冲异步时序对于异步时序电路现态与次态划分取决于异步电路的形式，若是脉冲异步时序电路则由输入脉冲确定，这和同步时序电路相同，对于电平异步电路则是由输电路则由输入脉冲确定，这和同步时序电路相同，对于电平异步电路则是由输入电平的变化划分现态和次态。入电平的变化划分现态和次态。6时序电路的时钟时序电路的时钟时序

7、电路的时钟常用时序电路的时钟常用CP（ClockPulse）或）或CLK（Clock）表示。时钟有效沿）表示。时钟有效沿区分现态和次态。区分现态和次态。1状态（转换）图状态（转换）图状态图又称为状态转换图，它用图形的方式描述现态、次态、输入和输出之间状态图又称为状态转换图，它用图形的方式描述现态、次态、输入和输出之间的关系。的关系。梅里型时序电路的画法是使用圆圈中的数字或字母表示时序电路的状态，使用梅里型时序电路的画法是使用圆圈中的数字或字母表示时序电路的状态，使用箭头表示状态变化并且在箭头旁标记有输入变量箭头表示状态变化并且在箭头旁标记有输入变量x和输出变量和输出变量z，标记时将输入变量，标

8、记时将输入变量x与输出变量与输出变量z用斜杠隔开。用斜杠隔开。梅里型时序电路的输入、输出和状态之间的关系如图梅里型时序电路的输入、输出和状态之间的关系如图6-4（a）的时序图所示。）的时序图所示。由状态图可知当由状态图可知当x从从1变为变为0时，将引起状态和输出变化，由于状态的变化发生在时钟时，将引起状态和输出变化，由于状态的变化发生在时钟的上升沿，而输出的上升沿，而输出z的变化出现在输入的变化出现在输入x发生变化时，因此输出发生变化时，因此输出z的变化提前于状态变的变化提前于状态变化，这也正是输出标示在箭头旁的原因。化，这也正是输出标示在箭头旁的原因。摩尔型时序电路的画法是使用圆圈中的数字或

9、字母表示时序电路的状态与输出，摩尔型时序电路的画法是使用圆圈中的数字或字母表示时序电路的状态与输出，使用箭头表示状态变化，并且在箭头旁标记有输入变量使用箭头表示状态变化，并且在箭头旁标记有输入变量X。摩尔型时序电路的输入、输出和状态之间的关系如图摩尔型时序电路的输入、输出和状态之间的关系如图6-4（b）的时序图所示，）的时序图所示，可以看出状态的变化发生在时钟的上升沿，而输出可以看出状态的变化发生在时钟的上升沿，而输出Z的变化也出现在时钟的上升沿，的变化也出现在时钟的上升沿，就是说输出就是说输出Z的变化与状态变化发生在同一时刻，这也正是输出标示圆圈内的原因。的变化与状态变化发生在同一时刻，这也

10、正是输出标示圆圈内的原因。2状态表状态表该表类似组合电路中的真值表。以表格的形式描述时序电路中输入变量、现该表类似组合电路中的真值表。以表格的形式描述时序电路中输入变量、现态变量与次态变量、输出变量之间的关系。该表格以输入、现态作为自变量，以态变量与次态变量、输出变量之间的关系。该表格以输入、现态作为自变量，以次态和输出为因变量。该表格可以是一维或是二维的，可以清楚地表达所有输入、次态和输出为因变量。该表格可以是一维或是二维的，可以清楚地表达所有输入、现态与次态、输出之间的关系。现态与次态、输出之间的关系。3时间图时间图时间图或时序图是按照时序电路的时钟脉冲顺序、输入信号与现在状态，将时间图或

11、时序图是按照时序电路的时钟脉冲顺序、输入信号与现在状态，将时序电路的输出与次态变化画成的图。实际中常使用逻辑分析仪测量时序电路的时序电路的输出与次态变化画成的图。实际中常使用逻辑分析仪测量时序电路的时序，并以时序图形的方式显示在仪器屏幕上，以研究时序的正确性。时序，并以时序图形的方式显示在仪器屏幕上，以研究时序的正确性。6.2同步时序电路的逻辑分析步骤与举例同步时序电路的逻辑分析步骤与举例分析步骤如下：分析步骤如下：观察时序电路的输入、输出和状态变量。观察时序电路的输入、输出和状态变量。写各个触发器的驱动方程和输出方程。写各个触发器的驱动方程和输出方程。把驱动方程代入触发器的特性方程，得到时序

12、电路的状态（次态）方程。把驱动方程代入触发器的特性方程，得到时序电路的状态（次态）方程。由时序电路的状态方程组和输出方程构造状态表，列出每一个现态与输入组合对由时序电路的状态方程组和输出方程构造状态表，列出每一个现态与输入组合对应的次态与输出的表格。应的次态与输出的表格。画状态图和画状态图和/或时序图。或时序图。【例例6-1】试试写写出出图图6-5所所示示电电路路的的驱驱动动方方程程、状状态态方方程程、输输出出方方程程，并并画画出出状状态态表表、状态图。状态图。状态表。状态表。首先做空的表如表首先做空的表如表6-1所示所示图图6-6例例6-1的状态图的状态图由于只有一个触发器，因此只有两个状态

13、由于只有一个触发器，因此只有两个状态0和和1，根据状态表，将状态转移的条，根据状态表，将状态转移的条件、输出、转移方向标记在图上，就形成如图件、输出、转移方向标记在图上，就形成如图6-6所示的状态图。所示的状态图。【例【例6-2】试写出图试写出图6-7所示电路的驱动方程、状态方程、输出方程，并画出状所示电路的驱动方程、状态方程、输出方程，并画出状态表、状态图态表、状态图【例例6-3】试试写写出出图图6-9所所示示电电路路的的驱驱动动方方程程、状状态态方方程程、输输出出方方程程，并并画画出出状状态态表表、状状态图。态图。画状态图。画状态图。时序图。时序图。若已知若已知x的波形，就可以画出时序图，

14、如图的波形，就可以画出时序图，如图6-11所示。所示。6.3寄存器寄存器6.3.1寄存器寄存器1数据寄存器数据寄存器数据寄存器用于存储一组二进制信号，是数字系统中常用的器件。数据寄存器用于存储一组二进制信号，是数字系统中常用的器件。（1）锁存器结构的寄存器）锁存器结构的寄存器锁存器结构的寄存器具有如下输入、输出端：锁存器结构的寄存器具有如下输入、输出端：数据端数据端D，用来输入被寄存的二进制信号。，用来输入被寄存的二进制信号。使能端（门控端），当为使能端（门控端），当为1时，时，Q端状态随端状态随D端状态变化，当为端状态变化，当为0时，时，Q端端状态保持。状态保持。（2）触发器结构的寄存器）触

15、发器结构的寄存器触发器结构的寄存器具有如下输入、输出端：触发器结构的寄存器具有如下输入、输出端：数据端，用来输入被寄存的二进制信号。数据端，用来输入被寄存的二进制信号。脉冲端，在脉冲的上升边沿或下降边沿触发器触发，使脉冲端，在脉冲的上升边沿或下降边沿触发器触发，使Q端的状态与端的状态与D端端的状态一致。的状态一致。清除端，使清除端，使Q端的状态为零。端的状态为零。有的寄存器是三态输出的，故还有三态控制端（输出使能端）。有的寄存器是三态输出的，故还有三态控制端（输出使能端）。2集成寄存器集成寄存器图6-12 2种常用的数据寄存器内部逻辑图3数据寄存器的应用数据寄存器的应用图图6-13（a）是分时

16、寄存数码管显示数据的电路，两位数码管数据来自数据总线）是分时寄存数码管显示数据的电路，两位数码管数据来自数据总线D7D0，分别与寄存器，分别与寄存器74LS273数据输入端相连，寄存器数据输入端相连，寄存器74LS273的输出驱动共阳的输出驱动共阳极数码管。信号极数码管。信号P1.0和和P1.1分别控制分别控制74LS273寄存数据。寄存数据。图图6-13（b）显示的是动作时）显示的是动作时序，序，D7D0分时送出两位数码管分时送出两位数码管显示数据，当数码管显示数据，当数码管sm1的显示的显示数据呈现在数据呈现在D7D0总线上时，总线上时，P1.0信号的上升沿将该数据寄存信号的上升沿将该数据

17、寄存在在74LS273（1）中，数码管）中，数码管sm1显示该数据；当数码管显示该数据；当数码管sm2的显的显示数据呈现在示数据呈现在D7D0总线上时，总线上时，P1.1信号的上升沿将数据寄存在信号的上升沿将数据寄存在74LS273（2）中，数码管）中，数码管sm2显显示该数据。示该数据。6.3.2移位寄存器移位寄存器1基本概念基本概念除具有二进制代码寄存功能外还具有二进制移位功能的寄存器称为移位除具有二进制代码寄存功能外还具有二进制移位功能的寄存器称为移位寄存器，所谓移位功能就是寄存的数据在移位脉冲的作用下左移或右移。由寄存器，所谓移位功能就是寄存的数据在移位脉冲的作用下左移或右移。由于具有

18、移位功能，数据既可以并行输入、输出，也可以在移位脉冲的作用下，于具有移位功能，数据既可以并行输入、输出，也可以在移位脉冲的作用下，串行输入寄存器、从寄存器串行输出。移位寄存器分类如图串行输入寄存器、从寄存器串行输出。移位寄存器分类如图6-14所示。所示。由图可以看出，移位寄存器分为串入串出、串入并出和并入串出由图可以看出，移位寄存器分为串入串出、串入并出和并入串出3类。类。2各类移位寄存器工作原理各类移位寄存器工作原理（1）串入串出移位寄存器）串入串出移位寄存器图图6-15（a）显示的是由）显示的是由D触发器组成的右移寄存器，数据从左侧输入端输入，触发器组成的右移寄存器，数据从左侧输入端输入，

19、从右侧输出端输出。由于时钟端与每个触发器的时钟端相连，所以在时钟上升沿每从右侧输出端输出。由于时钟端与每个触发器的时钟端相连，所以在时钟上升沿每个触发器都接收左侧输入端的数据。个触发器都接收左侧输入端的数据。图6-15（b）显示的是串入串出移位寄存器的工作过程。初始状态时，寄存器内寄存有数据初始状态时，寄存器内寄存有数据0110，寄存器输入端有数据，寄存器输入端有数据1001；在时；在时钟上升沿，寄存器内的数据向右移动，同时最左侧的钟上升沿，寄存器内的数据向右移动，同时最左侧的D触发器接收输入端的数据，触发器接收输入端的数据，经过经过4个上升沿，输入端的数据个上升沿，输入端的数据1001完全移

20、入寄存器，而寄存器内部寄存的数据完全移入寄存器，而寄存器内部寄存的数据0110，全部从输出端移出寄存器。，全部从输出端移出寄存器。图图6-16（a）是上述移位过程的时序图，图中串行输入数据为）是上述移位过程的时序图，图中串行输入数据为1001，寄存器内初始，寄存器内初始数据为数据为0110。首先输入数据的最高位先放在移位寄存器的串入数据端，在。首先输入数据的最高位先放在移位寄存器的串入数据端，在4个时钟个时钟沿后，寄存器内数据为沿后，寄存器内数据为1001，而初始数据全部从输出端移出寄存器。，而初始数据全部从输出端移出寄存器。图图6-16（b）寄存器初始数据）寄存器初始数据全为全为1时的时序图

21、时的时序图输入数据最高位输入数据最高位0首先放在移位寄存器的串入数据端，经过首先放在移位寄存器的串入数据端，经过4个时钟沿后，输入数个时钟沿后，输入数据据0011全部移入寄存器。全部移入寄存器。图图6-17左移移位寄存器的原理图。左移移位寄存器的原理图。（2）串入并出移位寄存器）串入并出移位寄存器如果数据串行输入寄存器，从寄存器中各个触发器如果数据串行输入寄存器，从寄存器中各个触发器Q端并行输出，则为串入并出寄端并行输出，则为串入并出寄存器存器（3）并入串出移位寄存器）并入串出移位寄存器图图6-19所示的是数据并行输入，串行输出的所示的是数据并行输入，串行输出的4位移位寄存器。位移位寄存器。图

22、图6-19D触发器组成的触发器组成的4位同步并入串出移位寄存器位同步并入串出移位寄存器图图6-20显示的是显示的是JK触发器组成并入串出寄存器电路触发器组成并入串出寄存器电路由于并行数据是从由于并行数据是从JK触发器的异步置位、复位端输入，只要置数控制信号触发器的异步置位、复位端输入，只要置数控制信号为为1，并行数据就被存储到，并行数据就被存储到JK触发器中。触发器中。（4）双向移位寄存器）双向移位寄存器4位双向移位寄存器如图位双向移位寄存器如图6-21所示。所示。当控制信号为高电平时，寄存器具有右移功能，数据从触发器当控制信号为高电平时，寄存器具有右移功能，数据从触发器FF0移向移向FF3；

23、当；当控制信号为低电平时，寄存器具有左移功能，数据从触发器控制信号为低电平时，寄存器具有左移功能，数据从触发器FF3移向移向FF0。3集成移位寄存器集成移位寄存器（1）串入并出移位寄存器）串入并出移位寄存器74LS16474LS164是是8位串入并出的移位寄存器，位串入并出的移位寄存器，（2）并入串）并入串出移位寄存器出移位寄存器74LS16574LS165是一是一个个8位并入串位并入串出，具有异步出，具有异步预置、时钟禁预置、时钟禁止和互补输出止和互补输出的移位寄存器。的移位寄存器。（3）双向移位寄存器）双向移位寄存器74LS194图图6-24显示的是双向移位寄存器显示的是双向移位寄存器74

24、LS194的内部结构图。的内部结构图。该寄存器具有模式控制端该寄存器具有模式控制端S1、S0，当，当S1=1、S0=1时，同步并行输入；当时，同步并行输入；当S1=0、S0=1时，右移；当时，右移；当S1=1、S0=0时，左移；当时，左移；当S1=0、S0=0时，时钟被禁时，时钟被禁止。时钟止。时钟CP的有效边沿为上升沿。的有效边沿为上升沿。4移位寄存器应用举例移位寄存器应用举例【例【例6-4】使用使用74LS164驱动共阳数码管的电路。驱动共阳数码管的电路。解：图解：图6-25是使用是使用74LS164的数码管驱动电路，图中的数码管驱动电路，图中U1的串行数据输入端的串行数据输入端DATA用

25、用于接收要显示的数据，而时钟端于接收要显示的数据，而时钟端CLK用于将数据移到用于将数据移到74LS164中。中。【例【例6-5】用用74LS165扩展单片机输入端。扩展单片机输入端。解：利用解：利用74LS165将并行信号转换成串行信号的电路如图将并行信号转换成串行信号的电路如图6-26（a）所示。）所示。【例【例6-6】双向移位寄存器双向移位寄存器74LS194构成时序产生器。构成时序产生器。解：图解：图6-27所示的是使用双向移位寄存器所示的是使用双向移位寄存器74LS194构成的时序产生器。构成的时序产生器。6.4计数器计数器计数器是由触发器组成的时序电路，其功能是用触发器的状态记录输

26、计数器是由触发器组成的时序电路，其功能是用触发器的状态记录输入端的时钟脉冲个数。它常用于计数、分频、定时及产生数字系统的节拍入端的时钟脉冲个数。它常用于计数、分频、定时及产生数字系统的节拍脉冲等，种类非常多，具体分类如下：脉冲等，种类非常多，具体分类如下：按照触发器是否具有同一时钟可分为同步计数器或异步计数器。具有同按照触发器是否具有同一时钟可分为同步计数器或异步计数器。具有同一时钟的计数器为同步计数器，否则为异步计数器。一时钟的计数器为同步计数器，否则为异步计数器。按照计数顺序的增减，分为加减计数器，计数顺序增加称为加计数器，按照计数顺序的增减，分为加减计数器，计数顺序增加称为加计数器，计数

27、顺序减少称为减计数器，计数顺序可增可减称为可逆计数器。计数顺序减少称为减计数器，计数顺序可增可减称为可逆计数器。按照计数器的数字编码形式分为二进制、二按照计数器的数字编码形式分为二进制、二-十进制计数器和循环码计十进制计数器和循环码计数器，按计数容量可分为五进制、十进制、十二进制、六十进制、任意进数器，按计数容量可分为五进制、十进制、十二进制、六十进制、任意进制计数器。制计数器。计数器所能记忆的时钟脉冲个数（容量）称为计数器的模（计数器所能记忆的时钟脉冲个数（容量）称为计数器的模（M），例如），例如十进制可以称为十进制可以称为M=10计数器，而十六进制计数器又称为计数器，而十六进制计数器又称为

28、M=24计数器或计数器或4位位二进制计数器。二进制计数器。6.4.1异步计数器异步计数器若没有同一时钟控制计数器的状态变化，则此计数器就是异步计数器。在异步若没有同一时钟控制计数器的状态变化，则此计数器就是异步计数器。在异步计数器中充分利用了各个触发器输出状态的时钟沿。计数器中充分利用了各个触发器输出状态的时钟沿。1异步二进制加法计数器异步二进制加法计数器（1）基本工作原理）基本工作原理用下降沿用下降沿JK触发器实现的触发器实现的3位异步二进制加法计数位异步二进制加法计数器及其时序图如图器及其时序图如图6-28（a）与）与6-28（b）所示。）所示。d）计数器的传播延迟时间。）计数器的传播延迟

29、时间。如果考虑每个触发器的延迟时间，则如果考虑每个触发器的延迟时间，则6-28（b）所示的）所示的3位异步二进制计数器的位异步二进制计数器的动作波形如图动作波形如图6-29所示。所示。2异步二进制减法计数器异步二进制减法计数器为得到异步二进制减法计数器的规律，可列出表为得到异步二进制减法计数器的规律，可列出表6-8所示所示3位异步二进制减法计位异步二进制减法计数器状态表。数器状态表。3异步十进制加法计数器异步十进制加法计数器模为模为10的计数器为十进制计数器，它需要的计数器为十进制计数器，它需要4个个触发器实现，因为触发器实现，因为4个触发器输出端状态组合数为个触发器输出端状态组合数为16，只

30、要使触发器输出端状态组合数为，只要使触发器输出端状态组合数为10，则是，则是十进制计数器。去掉十进制计数器。去掉6个状态的方法可以用修改触个状态的方法可以用修改触发器驱动方程、控制触发器次态的方法，或是异发器驱动方程、控制触发器次态的方法，或是异步清零法实现，步清零法实现，（1）4位异步二进制加法计数器位异步二进制加法计数器7429374293是是4位异步二进制加法计数器，具有二分频和八分频能力，从逻辑图可知它位异步二进制加法计数器，具有二分频和八分频能力，从逻辑图可知它由一个二进制和一个八进制计数器组成，两个计数器各具有下降沿有效的时钟端由一个二进制和一个八进制计数器组成，两个计数器各具有下

31、降沿有效的时钟端CKA、CKB，两个计数器具有相同的高电平使能清除端，两个计数器具有相同的高电平使能清除端R0(1)&R0(2)。（2）异步）异步2-5进制计数器进制计数器74LS29074LS290是由一个二进制计数器和一个五进制计数器组成的异步十进制计数是由一个二进制计数器和一个五进制计数器组成的异步十进制计数器，符号如图器，符号如图6-35所示。所示。6.4.2同步计数器同步计数器同步计数器是所有触发器同步计数器是所有触发器同时被时钟触发的计数器，可同时被时钟触发的计数器，可克服异步计数器的缺点。克服异步计数器的缺点。1同步同步4位二进制加法计数器位二进制加法计数器2同步同步4位二进制减

32、法计数器位二进制减法计数器同步同步4位二进制减法计数器状态表如表位二进制减法计数器状态表如表6-12所示所示3同步十进制加法计数器4同步十进制减法计数器同步十进制减法计数器5集成同步计数器（1）同步4位二进制加法计数器74LS163同步十进制计数器电路同步十进制计数器电路74LS162与与74LS163的功能相的功能相同，也是同步清除和预置计数同，也是同步清除和预置计数器。器。（2）同步）同步可预置数可预置数4位十进制加位十进制加法计数器法计数器74LS160同步可预置同步可预置数数4位十进位十进制加法计数制加法计数器器74LS160具有异步清具有异步清零端。零端。同步二进制计数器同步二进制计

33、数器74LS161的功能同的功能同74LS160，也是异步清零的计数器。，也是异步清零的计数器。（3）可）可预置数同预置数同步可逆步可逆（加减）（加减）十进制计十进制计数器数器74LS19074LS190是可预置是可预置数同步可数同步可逆（加减）逆（加减）十进制计十进制计数器，数器，4位二进制同步加减计数器74LS191的功能与74LS190相同（4）同步十进制双时钟加减计数器）同步十进制双时钟加减计数器74LS19274LS192为可预置数的同步十进制双时钟加减计数器，具有上升沿有效的加为可预置数的同步十进制双时钟加减计数器，具有上升沿有效的加计数时钟端计数时钟端UP和减计数时钟端和减计数时

34、钟端DOWN；当清零信号；当清零信号CLR为高电平时，实现清零功为高电平时，实现清零功能；该计数器还有异步置数功能，当置数信号为低电平时，实现预置数；能；该计数器还有异步置数功能，当置数信号为低电平时，实现预置数；4位二进制同步加减计数器位二进制同步加减计数器74LS193与与74LS192功能相同。功能相同。6.4.3使用集成计数器构成任意进制计数器使用集成计数器构成任意进制计数器由于集成计数器一般都是由于集成计数器一般都是4位二进制、位二进制、8位二进制、位二进制、12位二进制、位二进制、14位二进制、十位二进制、十进制等几种，若要构成任意进制计数器，方法之一就是利用这些集成计数器，再增加

35、进制等几种，若要构成任意进制计数器，方法之一就是利用这些集成计数器，再增加简单门电路构成。简单门电路构成。1NM的情况的情况假定已有假定已有N进制集成计数器，要得到进制集成计数器，要得到M进制计数器，方法如下：进制计数器，方法如下：当当NM时，需要去掉时，需要去掉N-M个状态，方法有二，其一就是计数器计数到个状态，方法有二，其一就是计数器计数到M状态时，将计状态时，将计数器清零，此种方法称为清零法；其二就是计数器计数到某状态时，将计数器预置到数器清零，此种方法称为清零法；其二就是计数器计数到某状态时，将计数器预置到某数，使计数器减少某数，使计数器减少N-M种状态，此种方法称为预置数法。种状态，

36、此种方法称为预置数法。第一种方法要用计数器的清零功能，第二种方法要用计数器的预置数功能。第一种方法要用计数器的清零功能，第二种方法要用计数器的预置数功能。（1）清零法）清零法假定已有假定已有N进制计数器，用清零法得到进制计数器，用清零法得到M进制计数器。就是当计数器计数到进制计数器。就是当计数器计数到M状状态时，将计数器清零，清零方法与计数器的清零端功能有关，一定要知道计数器是异态时，将计数器清零，清零方法与计数器的清零端功能有关，一定要知道计数器是异步清零还是同步清零。步清零还是同步清零。若为异步清零则要在若为异步清零则要在M状态将计数器清零，若为同步清零，应该在状态将计数器清零，若为同步清

37、零，应该在M-1状态使计状态使计数器清零。数器清零。【例【例6-7】试使用清零法，把试使用清零法，把4位二进制计数器位二进制计数器74293接成十三进制计数器。接成十三进制计数器。【例【例6-8】试用同步试用同步4位二进制计数器位二进制计数器74LS163组成组成M=13计数器。计数器。74LS163是同步是同步4位二进制计数器，具有同步清零端。位二进制计数器，具有同步清零端。（2）预置数法 假定已有N进制计数器，用预置数法得到M进制计数器，方法是当计数器到某状态时，将计数器预置到某数使计数器减少N-M状态。预置数的方法与计数器的预置端功能有关，分为异步预置和同步预置。若为同步预置应该在M-1

38、状态时预置，若为异步预置则应该在M状态预置。【例6-9】试用同步十进制计数器74LS160构成六进制计数器。解：由于74LS160具有同步预置数功能，所以可以采用预置数法实现。【例6-10】用同步十进制计数器74LS160构成六进制计数器另一个例子。2NM的情况的情况由于由于NM，然后使用整体，然后使用整体清零或置数法，形成清零或置数法，形成M进制计数器。进制计数器。第二种方法是假如第二种方法是假如M可分解成两个因数相乘，即则可采用同步或异步方式将一可分解成两个因数相乘，即则可采用同步或异步方式将一个个N1进制计数器和一个进制计数器和一个N2进制计数器连接起来，构成进制计数器连接起来，构成M进

39、制计数器。进制计数器。同步方式级联是指两个计数器的时钟端连接到一起，低位进位控制高位的计数使同步方式级联是指两个计数器的时钟端连接到一起，低位进位控制高位的计数使能端。能端。异步方式级联是指低位计数器的进位信号连接到高位计数器的时钟端。该级联方异步方式级联是指低位计数器的进位信号连接到高位计数器的时钟端。该级联方式应该使前级计数器向后级计数器提供正确的时钟沿。式应该使前级计数器向后级计数器提供正确的时钟沿。【例【例6-11】试用两片试用两片74LS160以异步方式组成以异步方式组成100进制计数器。进制计数器。【例【例6-12】用两片同步十进制计数器用两片同步十进制计数器74LS160，以同步

40、连接方式实现，以同步连接方式实现100进制计数器。进制计数器。【例【例6-13】用两片同步十进制计数器用两片同步十进制计数器74LS160，组成六十进制计数器。，组成六十进制计数器。【例【例6-14】试设计钟表用小时计数器，要求计数值为试设计钟表用小时计数器，要求计数值为112。6.4.4移位寄存器型计数器移位寄存器型计数器1环形计数器环形计数器如果把移位寄存器的串行输出信号再反馈到串行输入端，那么在移位脉冲的作用如果把移位寄存器的串行输出信号再反馈到串行输入端，那么在移位脉冲的作用下原来存入的数码将一步步由第一级触发器移到最后一级触发器，再由最后一级触发下原来存入的数码将一步步由第一级触发器

41、移到最后一级触发器，再由最后一级触发器反馈到第一级触发器，如此循环，数据不再消失，形成环形计数。器反馈到第一级触发器，如此循环，数据不再消失，形成环形计数。若移位寄存器有若移位寄存器有n个触发器，则每经过个触发器，则每经过N个移位脉冲寄存器内的数码就循环一次，个移位脉冲寄存器内的数码就循环一次，因此可以构成因此可以构成N进制计数器，这种移位寄存器型的计数器称为环形计数器。进制计数器，这种移位寄存器型的计数器称为环形计数器。移位寄存器型计数器一般结构形式移位寄存器型计数器一般结构形式如图如图6-54所示。其中反馈电路输出。所示。其中反馈电路输出。环形计数器中触发器利用率低，对环形计数器中触发器利

42、用率低，对于一般计数器，于一般计数器，n个触发器可以有个触发器可以有2n个状个状态，但是在环形计数器中态，但是在环形计数器中n个触发器只可个触发器只可以组成以组成N个状态，也就是组成个状态，也就是组成N进制计数进制计数器。器。三位三位D触发器组成的环形计数器如图触发器组成的环形计数器如图6-55所示，在该计数器中。在通电瞬间，各所示，在该计数器中。在通电瞬间，各个触发器的初始状态是不定的，对于不同的触发器初始状态，状态图如图个触发器的初始状态是不定的，对于不同的触发器初始状态，状态图如图6-56所示。所示。由表由表6-18所示状态表有如下的所示状态表有如下的反馈函数表达式：反馈函数表达式：由表

43、由表6-18所示状态表有如所示状态表有如下的反馈函数表达式：下的反馈函数表达式：2扭环计数器扭环计数器若将移位寄存器的最后一级触发器的输出端反馈到它的串行输入端，则可构成若将移位寄存器的最后一级触发器的输出端反馈到它的串行输入端，则可构成另一种移位寄存器型计数器另一种移位寄存器型计数器扭环计数器。扭环计数器。三位扭环计数器逻辑电路见图三位扭环计数器逻辑电路见图6-59。图。图6-60是它的状态图。由状态图可知扭环是它的状态图。由状态图可知扭环计数器的状态利用比环形计数器高一倍。计数器的状态利用比环形计数器高一倍。从状态表从状态表6-19可以可以得到反馈函数并画得到反馈函数并画出修改后的逻辑图出

44、修改后的逻辑图如图如图6-61所示所示：6.4.5计数器应用计数器应用【例【例6-15】来回闪烁发光二极管电路。来回闪烁发光二极管电路。【例【例6-16】099计数显示电路。计数显示电路。解解：图图中中采采用用74LS160组组成成同同步步100进进制制计计数数器器，采采用用7段段译译码码器器74LS247实实现现译码，并驱动共阳数码管显示计数值。图中清零按钮用于计数器归零。译码，并驱动共阳数码管显示计数值。图中清零按钮用于计数器归零。【例【例6-17】4 4扫描键盘电路。扫描键盘电路。解：解：由图可知，该电路由图可知，该电路由由4位双向移位寄位双向移位寄存器存器74LS194组组成环形计数器

45、、成环形计数器、4 4键盘、键盘、10线线-4线优先编码器线优先编码器74LS147组成编组成编码电路及码电路及4位位D寄寄存器存器74LS173组组成。成。【例【例6-18】采用计数器采用计数器74LS161构成的定时电路。构成的定时电路。解：采用计数器构成的定时电路如图解：采用计数器构成的定时电路如图6-65（a）所示。）所示。定时电路由两个串联连接的十六进制计数器定时电路由两个串联连接的十六进制计数器74LS161和置数控制电路组成，其中和置数控制电路组成，其中U0为低为低4位，位，U1为高为高4位，置数控制电路中位，置数控制电路中S7S0是是8位预置数据信号位预置数据信号CT0，GAT

46、E信信号通过与门号通过与门G1控制计数时钟控制计数时钟CLK，LD是置数控制信号。定时电路的动作如图是置数控制信号。定时电路的动作如图6-65（b）所示。）所示。【例【例6-19】自动重置预置数的定时电路。自动重置预置数的定时电路。解：自动重置预置数的定时电路如图解：自动重置预置数的定时电路如图6-66（a）所示。）所示。【例【例6-20】计数值与给定数值比较的重复定时电路。计数值与给定数值比较的重复定时电路。解：计数值与给定值比较的定时电路如图解：计数值与给定值比较的定时电路如图6-67（a）所示。）所示。6.5同步时序电路逻辑设计同步时序电路逻辑设计6.5.1设计步骤设计步骤1同步时序电路

47、逻辑设计的一般步骤同步时序电路逻辑设计的一般步骤（1）从实际问题建立原始状态图和状态表）从实际问题建立原始状态图和状态表由给定的实际问题确定输入变量、输出变量和状态，并分析输入、输出变量和由给定的实际问题确定输入变量、输出变量和状态，并分析输入、输出变量和状态之间的关系。状态之间的关系。在分析输入、输出变量与状态之间关系的基础上，画出原始状态图或列出原始在分析输入、输出变量与状态之间关系的基础上，画出原始状态图或列出原始状态表。注意一定要列出所有状态和输入的组合。状态表。注意一定要列出所有状态和输入的组合。（2）状态化简）状态化简从实际问题构造状态图或状态表，有时会产生多余状态，若两个状态在相

48、同的输从实际问题构造状态图或状态表，有时会产生多余状态，若两个状态在相同的输入下有相同的输出和次态，则这两个状态是等价状态，状态化简就是将等价状态入下有相同的输出和次态，则这两个状态是等价状态，状态化简就是将等价状态合并，使状态数最少。时序电路的状态数直接决定着电路的造价和复杂性，因此合并，使状态数最少。时序电路的状态数直接决定着电路的造价和复杂性，因此需要进行状态化简。需要进行状态化简。（3）决定触发器的数目和触发器类型）决定触发器的数目和触发器类型确定触发器数目，触发器数目确定触发器数目，触发器数目n与状态数与状态数M之间有如下关系：之间有如下关系：确定触发器输出的二进制编码与状态之间的对

49、应关系，这种关系称为状态编码。确定触发器输出的二进制编码与状态之间的对应关系，这种关系称为状态编码。n个触发器的输出编码有个触发器的输出编码有2n种。种。根据电路中触发器种类最少和市场供货情况确定触发器类型。根据电路中触发器种类最少和市场供货情况确定触发器类型。D触发器的特性方触发器的特性方程就是状态方程，可使设计过程简单，但是电路不一定简单；程就是状态方程，可使设计过程简单，但是电路不一定简单；JK触发器使设计过程触发器使设计过程复杂，但是电路不一定复杂。复杂，但是电路不一定复杂。（4）从原始状态图得到具有状态编码的状态表）从原始状态图得到具有状态编码的状态表（5）从具有状态编码的状态表中分

50、离出次态卡诺图和输出卡诺图，然后由次态卡）从具有状态编码的状态表中分离出次态卡诺图和输出卡诺图，然后由次态卡诺图得到状态方程，再依据触发器特性方程得到驱动方程，由输出卡诺图得到输出诺图得到状态方程，再依据触发器特性方程得到驱动方程，由输出卡诺图得到输出方程方程（6）检查时序电路能否自启动）检查时序电路能否自启动检查时序电路在时钟作用下能否从无效状态进入有效状态循环。检查时序电路在时钟作用下能否从无效状态进入有效状态循环。（7）画时序电路逻辑图）画时序电路逻辑图并不是每一时序电路的设计都需要以上设计步骤，例如题目中指定了触发器类型，并不是每一时序电路的设计都需要以上设计步骤，例如题目中指定了触发