【EDA】实验六 数字秒表的设计( 实验报告).doc

《【EDA】实验六 数字秒表的设计( 实验报告).doc》由会员分享，可在线阅读，更多相关《【EDA】实验六 数字秒表的设计( 实验报告).doc（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、实验报告实验中心电子信息技术实验中心专业年级实验课程姓 名实验名称实验六 数字秒表的设计学 号提交日期成 绩一、实验目的学习计数器的设计、仿真和硬件测试，进一步熟悉VHDL设计技术。二、实验设备GW48系列SOPC/EDA实验开发系统实验箱 一台 计算机 一台三、实验内容（1）在Quartus上对程序进行编辑、编译、综合、适配、仿真。说明例中各语句的作用，详细描述示例的功能特点，给出其所有信号的时序仿真波形。(2)把数分成个位，十位，百位等，在个位加到九时，十位加一的同时个位置0，十位加到9时，百位又加一的同时十位置0，在到999是再来一个时钟时秒位上的个位加一，当加到9：999时再来一个时钟

2、时秒位上的十位加一，当加到59：999时再来一个时钟时分位上的各位加一，当加到9：59：999时再来一个时钟时分位上的十位加一，一次循环就设计出来秒表。LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY MIAOBIAO IS PORT(CLK,EN,RST:IN STD_LOGIC;Q,Q2,Q1,Q3,Q4,Q5,Q6:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END MIAOBIAO;ARCHITECTURE Behav OF MIAOBIAO ISSI

3、GNAL Y,Y1,Y2,Y3,Y4,Y5,Y6:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL C1,C2,C3,C4,C5,C6:STD_LOGIC;BEGINBK1:BLOCK BEGINPROCESS(CLK,RST,EN)BEGINIF RST=0 THEN Y=0000;ELSIF CLKevent and CLK = 1 THENIF EN=1 THEN Y=Y+1;IF Y=1001 THEN Y=0000;END IF; END IF; END IF;Q=Y;IF Y=0000 THEN C1=1; ELSE C1=0;END IF;END PROCE

4、SS;END BLOCK bk1;BK2:BLOCK BEGINPROCESS(C1)BEGINIF C1event and C1 = 1 THEN Y1 = Y1+1; end if;IF Y1=1010 THEN Y1=0000;END IF;Q1=Y1;IF Y1=0000 THEN C2=1; ELSE C2=0;END IF; END PROCESS;END BLOCK bk2;BK3:BLOCK BEGINPROCESS(C2)BEGINIF C2event and C2 = 1 THEN Y2 = Y2+1; end if;IF Y2=1010 THEN Y2=0000;END

5、IF;Q2=Y2;IF Y2=0000 THEN C3=1;ELSE C3=0;END IF;END PROCESS;END BLOCK bk3;BK4:BLOCK BEGINPROCESS(C3)BEGINIF C3event and C3 = 1 THEN Y3 = Y3+1; end if; IF Y3=1010 THEN Y3=0000;END IF;Q3=Y3;IF Y3=0000 THEN C4=1;ELSE C4=0;END IF; END PROCESS;END BLOCK bk4;BK5:BLOCK BEGINPROCESS(C4)BEGINIF C4event and C4

6、 = 1 THEN Y4=Y4+1;END IF;IF Y4=0110 THEN Y4=0000;END IF;Q4=Y4;IF Y4=0000 THEN C5=1;ELSE C5=0;END IF; END PROCESS;END BLOCK bk5;BK6:BLOCK BEGINPROCESS(C5)BEGINIF C5event and C5 = 1 THEN Y5=Y5+1;END IF;IF Y5=1010 THEN Y5=0000;END IF;Q5=Y5;IF Y5=0000 THEN C6=1;ELSE C6=0;END IF; END PROCESS;END BLOCK bk

7、6;BK7:BLOCK BEGINPROCESS(C6)BEGINIF C6event and C6 = 1 THEN Y6=Y6+1;END IF;Q6=Y6;IF Y6=0110 THEN Y6=0000;END IF; END PROCESS;END BLOCK bk7;END;图1数字秒表的设计结构图图2数字秒表的设计仿真波形图3 数字秒表的设计引脚锁定图4数字秒表的设计下载 四、实验总结： 通过六十进制加法器的实验使我基本上已经掌握了这么设计一个两位的加法器，这次秒表的设计是在上一次的实验的基础上来实现的，利用两位的加法器来设计多位的加法器的方法是很有效的，通过这次实验使我更加的了解了Quartus的功能。