暨南大学 数电.docx

《暨南大学 数电.docx》由会员分享，可在线阅读，更多相关《暨南大学 数电.docx（4页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、A （记住数据选择器的输出逻辑表达式P189）5.用四选一数据选择器实现函数Y=*耳应使A.Dq=D 1 = 0, D 1 = D. = 1A.Dq=D 1 = 0, D 1 = D. = 1B. Dq=D-）=1 D二口3二0DDq=D| = 1D= D= 0A. S=R=0B. S=R=1C.D0二D=0 D、=D=1B （存储电路必不可少P260）7 .时序电路中不可缺少的局部为。A.组合电路B.记忆电路C.同步时钟信号D.组合电路和记忆电路B （低电平有效，S/R与课本稍微不同）8 .与非门构成的基本RS触发器如图1-3所示，欲使该触发器保持现态，即0H1=。那么输入信号应为C. S=

2、l, R=0 D. S=0, R=19.由与非门构成的基本RS触发器的输入端为R、S,那么其约束条件为 A RS=0B R+S=lC RS=1D R+S=0C （静态Ram）12.下面器件中,是易失性存储器。A. FLASH B. EPROM C.DRAM D. PROM反演定理（代入定理、反演定理、对偶定理）1 .布尔代数的基本规那么有代入规那么,和对偶规那么。逻辑变量个数2 .用卡诺图法化简逻辑函数比布尔代数法更容易得到最简的逻辑函数表达式,缺点是受一定的限制。4.组合逻辑电路在结构上不存在输出到输入的且电路的输出与输入状态无关。反应通路，过去/原来组合逻辑电路的分析9、根据组合逻辑电路图

3、，找出其输入与输出关系，确定在什么样的输入取值组合下，对应的输出为1,这种过程称为 o4、TTL与非门的多余脚悬空等效于（1 ）A、1 B、0 C、Vcc D、Vee5、一片四位二进制译码器，它的输出函数有（D ）A、1 个 B、8 个 C、10 个 D、16 个8、一块数据选择罂有三个地址输入端，那么它的数据输入端应有（C ）Ax 3 B 6 C、8 D、19、一个T触发器，在T=1时，来一个时钟脉冲后，那么触发器（D ）A、保持原态 B、置0 C、置1 D、翻转10、n级触发器构成的环形计数器，其有效循环的状态数据为（A ）A、n 个 B、2n 个 C、2n.i 个 D、2n 个11、RO

4、M电路由地址译码器和存储体构成，假设译码器有十个地址输入线，那么最多可有（C ）个字A、10 B、102 C、210 D、10412、静态RAM记忆信息，主要是依靠（B ）A、节点电容的存贮B、交又耦合触发器C、固定的结构D、输入电阻15、十进制数7的余3码是（A ）A 1010A 1010B. 1001C、 110016、时序逻辑电路的一般结构山组合电路与（DA、全加器 B、选择器C、译码器D、 0110）组成。D、存储电路17、一个n变量的逻辑函数应该有（C ）个最小项。A、2n B、n2 C、2n D、2n-lC、J=l, K=X D、J=0, K=X输入变量ABCD的取值组合为（C ）

5、与该时刻的输入信号和电路原来的状态均有关系 仅取决于该时刻的输入信号仅取决于该电路原来的状态取决于该时刻的输出信号A、一个时钟脉冲期间,触发器没有翻转B、一个时钟脉冲期间,触发器只翻转一次C、一个时钟脉冲期间,触发器发生屡次翻转D、每来两个时钟脉冲,触发器才翻转一次21、以下电路中能够把串行数据变成并行数据的是（C ）A、JK触发器 B、3/8线译码器 C、移位寄存器 D、十进制计数器22、在同步方式下，JK触发器的现态= 0,要使=1,那么应使（ C ）A、尸K=0B、 J=0, K=123、右图所示逻辑图输出为“1”时, A、 00000101B、 1110111124、时序逻辑电路任一时

6、刻的输出信A、B、25、触发器的空翻现象是指9、根据组合逻辑电路图，找出其输入与输出关系，确定在什么样的输入取值组合下，对应的输出为1,这种过程称为 o组合逻辑分析12、数据选择器是一种 多路 输入，单路输出的逻辑构件。4、用卡诺图法化简逻辑函数比布尔代数法更容易得到最简的逻辑函数表达式，缺点 是在函数的输入逻辑变量较多时受一定的限制。1、说出SRAM和DRAM的区别解：DRAM表示动态随机存取存储器，其基本存储单元是一个晶体管和一个电容器， 是一种以电荷形式进行存储的半导体存储器，充满电荷的电容器代表逻辑“空”的 电容器代表逻辑“0”。数据存储在电容器中，电容存储的电荷一般是会慢慢泄漏的，因

7、 此内存需要不时地刷新。电容需要电流进行充电，而电流充电的过程也是需要一定时间 的，一般是0.20.18微秒（由于内存工作环境所限制，不可能无限制的提高电流的强度）, 在这个充电的过程中内存是不能被访问的。DRAM拥有更高的密度，常常用于PC中的 主存储器。SRAM是静态的，存储单元由4个晶体管和两个电阻器构成，只要供电它就会保持 一个值，没有刷新周期，因此SRAM比DRAM要快。SRAM常常用于高速缓冲存储11、用与非门设计四变量的多数表决电路。当输入变量A、B、C、D有3个或3个以 上为1时输出为1,输入为其他状态时输出为0o12、某汽车驾驭员培训班进行结业考试，有三名评判员，其中A为主评

8、判员，B、C为副评判员。在评判时按照少数服从多数的原那么，但假设主评判员认为合格，亦可通过。试r用与非门构成的逻辑电路实现此评判规定。13、某工厂有A、B、C三个车间和一个自备电站，站内有二台发电机M和N, M发电 机的发电能力是N发电机的二倍，如果一个车间开工，启动N发电机就可满足要求； 如果二个车间开工应启动M发电机才能满足要求；如果三个车间均开工，那么M、N发 电机均要启动，试用与非门设计一个控制线路，去控制M、N的启动。14、用八选一数据选择器74151产生逻辑函数丫 = ACD + ABCD + BC + BCD, 并画出逻辑设计图（10分）。D。D】D2 D3 D4 Ds D6 D774151WA? A x A o