《电子设计课程总结报告数字定时控制器.docx》由会员分享,可在线阅读,更多相关《电子设计课程总结报告数字定时控制器.docx(13页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、电子设计课程总结报告数字定时控制器姓名: 学号: 班级: 时间:暗一秒的状态工作,如果是,再进一步观察工作十秒后,闹铃电路工作指示灯 是否熄灭,如果熄灭,那么闹铃电路调试成功。2 .实验结果实际电路搭建过程中,根据要求省去了局部电路,然后依据仿真电路依次 搭建计时、校时、闹钟电路,分别检测各局部电路功能,无误后再把各个局部 组合起来,最终按要求完成了数字电子钟的设计,即实现24小时计时、可以 对时分校时,到达定时时间时闹钟响十秒,且响一秒断一秒。其中在计时模块电路的搭建调试过程中,发现时位的计时显示出现问题, 不能按照设计的24进制显示,时位计时会超过24,经过分析,发现是在电路 原理的设计中
2、出现问题,最初为了节省元器件的使用,使用清零法实现时位的 24进制计数,分位和秒位均采用复位方式实现60进制计数,虽然在仿真软件 中的仿真结果没有问题,但忽略了器件计数速度对清零的影响,找到问题所在 后,从新设计时位计时局部电路,改为复位方式实现24进制计数,修改完成 后,时位能够正常计时。3 .使用的元器件使用的元器件如下:74LS00 1 片、74LS02 1 片、74LS04 1 片、74LS08 2 片、74LS20 1 片、74LS27 1 片、74LS85 6 片、74LS160 7 片、74LS195 1 片、74LS373 3 片、CD4013 1 片、CD4060 1 片、3
3、2. 768KHz 的晶振 一个、10MQ 电阻 1 个、20pF 电容2个。六、总结与体会在刚拿到题目时是比拟担忧的,因为知识的遗忘,除了基本的定时局部几 乎没有什么设计思路。前两天是计划先看课本回顾相关知识和各种芯片功能用 法,然而在与其他组的简单进度交流比照中发现似乎自己的进展较慢,会有些 焦虑。通过一天多的翻阅,效果不佳,还是没有清晰的思路。于是稍微调整了 方法,不再一味看课本再去考虑设计局部,而是先通过网络资料查询,分析研 究数字定时控制器的实现,确定了几个功能局部,再根据各个功能块内容去有 选择的学习回忆,逐个实现功能块,最后进行了组合。这种模块化的设计理念, 让我们的思路更加清晰
4、,同时体会到了模块化设计的优势。此次电路的搭接过程,我与伙伴配合,一人主要负责动手连线布局,一人 负责考虑如何连线。虽然面对的是一个接线比拟繁杂的电路,但得益于电路的 模块化布局,搭接电路的过程逻辑比拟清晰,同时感谢伙伴超强的动手能力, 布线十分整洁美观,对于问题的排查提供了很好的便利性。从最开始的空白到最后渐渐掌握的过程中,感觉是一个比拟神奇的转变过 程,一定程度上锻炼了自己分析问题解决问题的能力,同时觉察学习能力和解 决问题的能力是比学习的知识更加应该掌握的,知识不可防止的会遗忘,但具 备一定的学习能力后,可以根据需求,经过一定的查阅学习从而能够解决问题。 七、参考文献1张玉平,张岩.电子
5、技术实验M.北京:北京理工大学出版社,2008. 142-151.2李庆常,王美玲.数字电子技术基础M.北京:机械工业出版社,2008. 141- 142.附录彦辑电平TPE-D3 II多功能数字电路学习机清华大学科教仪器-H“pe xirr?一、课程设计目的电子技术课程设计是继“模拟电子技术基础”及“数字电子技术基础”理 论学习和实验教学之后又一重要的实践性教学环节。它的任务是在学生掌握和 具备电子技术基础知识与单元电路的设计能力之后,综合所学知识进一步学习 电子电路系统的设计方法和实验方法,培养学生基本实验技能,提高实际动手 能力,提高电子电路的设计能力与综合应用能力,为今后从事电子技术领
6、域的 工程设计打好基础基本要求。二、课程设计内容及要求2.1设计内容L设计一个数字定时控制器,要求它具有数字钟的功能,可以按预定时刻发出 控制信号,对被控对象实施开关控制;.计时显示范围要求自00点00分00秒到23点59分59秒;2 .要求具有校时电路,可对小时、分、秒分别进行校准;.可以设置预定时刻,基本要求是同时设置四个以上的预定时刻,预选时刻选 择以5分钟为单位,提高要求为可以设置任意一个预设时刻,两种要求完成其 中一种即可;3 .被控对象是蜂鸣器(或者LED指示灯),要求预选时刻到达时,蜂鸣器响(指 示灯亮)10s,而蜂鸣器在10s内断续鸣叫五次(指示灯闪烁),即响(亮)1s 停(灭
7、)1s。4 .2设计要求.时钟源自行设计,要符合使用需求;1 .假设实现扩展要求的任意预设时刻时,要通过外部输入(通过拨动开关、单次 脉冲等方式,而非更改硬件电路)实现;.实现设计时要充分考虑实用性,防止需要操作过多开关;2 .采用通用元器件实现,在完成功能的前提下,尽量减少使用器件的种类、数 量。三、课题分析、方案论证设计方案与分析整体电路分为秒脉冲发生电路、计时电路、校时电路、定时电路、闹铃电 路。秒脉冲发生电路是用石英晶体振荡器得到32768Hz的脉冲,再通过分频电 路得到1Hz的秒脉冲信号,来实现计时电路的计时秒脉冲;计时电路分别通过 二十四进制、六十进制、六十进制计数器完成,实现二十
8、四小时计时功能。校 时电路通过四位移位寄存器构成的环形计数器来实现,分别实现计时-校时- 校分-校秒功能;定时电路通过八位锁存器储存预设时间,然后通过比拟器输 出控制信号给闹铃电路;闹铃电路是通过十进制计数器与触发器构成,实现蜂 鸣器(这里用指示灯代替)在10秒内响(亮)1秒,断1秒。整体电路基本框图如图3-1所示:图3-1数字定时电路控制器系统框图3.1 电路的仿真与方案论证秒脉冲发生电路方案一:采用555定时器,通过计算选取合适电阻和电容连线构成多谐振 荡器,搭接成一个秒脉冲发生电路。本电路的优点是制作线路简单,本钱不高; 缺点是频率的稳定性差,适用于频率精度要求不高的工作场所。方案二:使
9、用32. 768kHz的晶振作为基础脉冲发生器,得到32768Hz的脉 冲通过CD4060芯片选择14分频输出2Hz脉冲,再通过CD4013触发器构成二 分频,得到1Hz脉冲即秒脉冲。本电路的优点是石英晶体振荡器具有频率精确、 振荡稳定、温度系数小等特点,而且晶振频率越高,产生的秒脉冲越稳定;缺 点是相比555定时器,使用器件较多,连线较为复杂。经过上述分析,考虑本设计电路对于计时精度的要求较高,所以我们在设计中米用32768Hz的晶体振荡器。设计电路如图3-2-1所示。20pFR26-32.768kHz 1C34060BD5V 4013BPj5V:C4: TF 20pF图3-2-1秒脉冲发生
10、电路图计时电路计时功能由6片74LS160实现,秒位与分位分别由两片74LS160构成六十 进制(通过置数端实现),个位的作为十进制,进位信号CO给十位的74LS160 的使能端,将十位的QA、QC和个位的CO用与非门相接,作为进位信号送到分 位的CLK时钟信号输入,同时作为置数信号送给十位的置数端(将十位置0), 实现从00到59的循环计数。时位由两片74LS160组成24进制。把十位的QB 与个位的QC相与作为清零信号给两片的CLR两端,实现从00到23的计数。给秒位的CLK端输入1HZ脉冲信号,周期一秒,那么秒位每一秒计一次数, 到59后进位到分位,同时秒位置0;同理,分位每60分进位一
11、次给十位。实 现自00时00分00秒到23时59分59秒的计数校时电路方案一:采用一片十进制计数器74LS160和一片3线-8线译码器74LS138 实现五进制计数(1-5),选择Y1Y5(输出低电平有效)需加反相器,分别对 应计时、清零、校秒、校分、校时。此方案优点是逻辑简单,容易设计,缺点 是所用器件和连线数量相对较多。方案二:采用一片四位移位寄存器74LS195,将其输出端的QA、QB、QC 用一个三输入或非门接到74LS195的J和K端,构成环形4位循环移位寄存 器,依次产生0001、0010. 0100和1000的循环输出信号分别对应计时、较秒、 较分、较时,将一个单脉冲发生电路的按
12、键(bottonl)的输出信号作为74LS195 的时钟输入信号,其中输出Q0与秒脉冲信号相与作为计时电路秒个位的CLK 输入信号,后三位输出QI、Q2、Q3分别接三个两输入与门的一个输入端,三 个与门的另一个输入端统一接入单脉冲发生电路的按键(botton2)的输出信 号,即时、分、秒共用一个校时进位脉冲信号,只是通过循环的高电平来确定 对哪一位进行校时,清零的功能通过一个开关对六片计时器74LS160 (清零端 低电平有效)进行统一控制实现。此方案的优点是使用的器件较少,连线简单, 可以很好的满足实际的需求;缺点是思路比拟复杂。经过上述分析,我们最终选择使用器件相对较少的方案二,校对电路设
13、计 如图3-2-3所不。-botton3-::I ;1; !| ::Key = :SQ aceU7:;1HzU4-.Key.bottonP:I Q nKey 4 2bottonl:图3-2-3校时电路JK .new K-3-VHC/7 LA.QIX:二G21-K. D.定时电路方案一:实现通过门电路和译码器将需要设定的时间进行译码,输出信号 作为闹铃电路的控制信号。例如要求闹钟在12: 30: 00时刻响起,即将 QA接出,2,用一片3线-8线译码器(不涉及9,可直接对低三位进行译码) 进行译码,接出Y2 (输出低电平有效,需加反相器)3,和0,也需译码 器进行译码,同上。最后将这六个数相与作
14、为闹铃电路的控制信号。该方案的 优点是思路比拟清晰,电路连线一一对应;缺点是这种方法只能实现固定定时 时间功能,电路一经完成,定时时刻不能更改,另外由于设计要求四个以上的 预设时间,需要另加门电路将四个时间均接出,最后相或。方案二:采用八位并行锁存芯片74LS373来设计定时电路。通过一个开关 控制74LS373的0。端,当输入低电平信号时可以将预设时刻(两位数字)存 入(锁存数据会随D输入端不断更新)并输出,当保持高电平时,锁存器中将 数据锁存起来并输出(锁存数据不再会随D输入端变化),可实现设置任意时 刻的功能,再将锁存芯片的输出接到两片四位比拟器74LS85,将预设时间与 时钟当前时刻进
15、行比拟,当闹钟到达预设时刻,比拟电路输出信号给闹铃电路。 由于共有6位数字共需要3片74LS373和六片74LS85。此方案的优点是一片 74LS373可以同时与两片对接,简化电路,同时自身的工作逻辑也较为简单, 只有ENG和0C两个控制端,且实际控制中,ENG恒接高电平,只需控制( 端口即可。通过上述分析,考虑到方案二更具有实用性,功能更强大,可以实现设置 任意定时时间,最终选择方案二。定时电路设计分析如图3-2-4所示图3-2-4定时电路(简化局部电路)闹铃电路闹钟电路利用CD4013双D触发器芯片和十进制计数器74LS160芯片来搭 接输出控制电路。将D触发器的Q接到D端连成触发器,用定
16、时电路输出 的控制信号(触发CD4013,开启74LS160的计数)和计数器的进位信号CO (再 次触发CD4013,停止74LS160的计数)相或非作为触发器的时钟信号,控制 触发器输出状态的翻转。将秒脉冲信号与触发器的输出端Q相与作为74LS160 芯片的时钟信号,蜂鸣器(指示灯)接到74LS160的QA输出端,实现在10 秒内响(亮)1秒,断1秒。闹铃电路设计分析如图3-2-5所示图3-2-5闹铃电路图3-2-5闹铃电路该电路的功能原理设计分析过程如图3-2-6所示计时器的 秒脉冲输 入信号计数器的 进位co图3-2-6闹铃电路设计原理图四、EDA仿真分析系统整体电路图如图4-1所不图4
17、-1数字定时控制器整体电路1 .电路初始化:在仿真过程中,首先按下启动开关,使电路初始化,然后 拨动开关1 (或单脉冲发生器)调节电路的工作状态,使其处于计时状态。2 .设置定时:拨动开关1,使其处于秒校时状态,再拨动开关2(或单脉冲 发生器)对秒进行进位校时;秒校时完成后,再次拨动一下开关1,使其处于 分校时状态,接着拨动开关2对分进行进位校时;分校时完成后,再次拨动开 关1,使其处于时校时状态,再拨动开关2对时进行进位校时。调整完成后, 拨动一下开关3使处于低电平,将设定好的时刻读入74LS373,再将开关拨到 高电平把时刻进行锁存。3 .计时运行:拨动开关4置于低电平,计数器清零,再使开
18、关4置于高电 平,接着拨动开关1,使其回到计时状态,开始计时。4 .闹铃工作:当电路计时到设定的定时时刻时,触发闹铃模块启动,在响 1秒停1秒的工作状态中持续工作10秒后,闹铃模块停止工作。通过上述的仿真分析,可知设计电路能够很好实现设计要求,并且具有较 高实用性。五、调试与结果分析1.硬件调试(1)秒脉冲发生器的调试按电路布线图连线,可将输出端接示波器,观察示波器的波形现实情况, 当波形频率为1Hz时,那么认为秒脉冲发生器调试成功。(2)计时电路的调试按电路布线图连线,计数器输出接八段数码管,观察在频率为1Hz的矩形 脉冲作用下数码管的变化情况,首先验证秒个位是否为十进制计数器,并且由 9跳
19、变到0时,是否向秒十位进位,然后再验证秒十位是否为6进制计数器, 并且在由5跳变到0时,是否向分个位进位。以此类推,分别验证分个位、分 十位、时个位、时十位是否按预期工作。当都按预期工作,计时显示范围要求 自00时00分00秒到23时59分59秒时,那么计时电路调试成功。(3)校时电路的调试按电路布线图连线,先将74LS195芯片的4个输出端分别接到指示灯上, 然后触发单脉冲发生器,观察在一定次数的单脉冲触发之后4个指示灯是否处 于循环点亮的状态。如果是,再进一步将时、分、秒的校时输出信号接入计时 电路,分别测试其在计时(清零)状态是否能够实现计时(清零)的功能,以及 在时、分、秒的校时状态是否能够实现校时功能。如果以上都能实现,那么校时 电路调试成功。(4)定时电路的调试按电路布线图连线,然后将计时器的输出依次接入定时电路模块。随后将 计时电路校时到一个确定的时刻,然后再拨动定时电路的锁存开关,观察指示 灯是否点亮,如果点亮,那么定时电路调试成功。(5)闹铃电路的调试按电路布线图连线,将秒脉冲发生器的输出接入闹铃电路模块,再将单脉 冲发生电器的输出接入闹铃电路模块。按动一次单脉冲发生电器,观察闹铃电 路工作指示灯是否点亮,如果点亮,那么进一步观察闹铃指示灯是否按照亮一秒
限制150内