数电实验实验七---计数器.docx

《数电实验实验七---计数器.docx》由会员分享，可在线阅读，更多相关《数电实验实验七---计数器.docx（11页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、实验七计数器姓名：赖馨兰 班级：光信1802学号：1810830225一、实验目的1 .熟悉中规模集成计数器的逻辑功能及使用方法。2 .掌握用中规模集成计数器构成任意进制计数器的方法。3 .学习用集成触发器构成计数器的方法。二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可以用来对脉冲计数，还常用 作数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。计数器是由基本的 计数单元和一些控制门所组成，计数单元那么由一系列具有存储信息功能的各类触发器构 成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。计数器在数字系统 中应用广泛，如在电子计算机的控制器中对指令地址进行计

2、数，以便顺序取出下一条指 令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计 数等等。计数器种类很多，按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同 步计数器和异步计数器；根据计数进制的不同，分为二进制计数器、十进制计数器和任 意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器；如按预置和清除 方式来分，那么有并行预置、直接预置、异步清除和同步清除等；按权码来分，那么有“8421”码， “5421”码、余“3”码等计数器及可编程序功能计数器等等。目前，无论是TTL还是 CMOS集成电路，都有品种较齐全的中规模集成计数电路。使用者只要借助于器件手

3、册 提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。1 .十进制计数器74LS90 (二、五分频)74LS90是模二-五-十异步计数器。具有计数、清除、置9功能。74LS90包含M=2 和M=5两个独立的下降沿触发计数器，清除端和置9端两计数器公用，没有预置端。 模2计数器的时钟输入端为A(CPi),输出端为Qa;模5计数器的时钟输入端为B(CP2)。 输出端由高位到低位为Qd、Qc、Qb;异步置9端为S%和S92，高电平有效。即只要 S9S92=1,那么输出 QdQcQbQa 为 1001;异步清除端为 Roi 和 Ro2,当RoRo2=1,且 S9rs92 =0 时一，输

4、出 QdQcQbQa=0000；只有 RorRo2=0, S9rS92= 0 ,即两者全无效时，74LS90 才能执行计数操作。图7T是异步十进制计数器74LS90的逻辑电路图。根据功能表(表7T)可将74LS90接成模2、模5和模10计数器。模10计数器有 两种接法，如图7-2所示。图(a)输出为8421BCD码，高低位顺序是：QdQcQbQa;图(b) 输出为5421BCD码，高低位顺序是QaQdQcQb最高位Qa的输出是对称方波。从逻辑图看出，计数器具有如下功能：R91R92=O, RoiRo2=1 时,计数器置全 0o31RoiRo2=O, R91R92=1 时，计数器置为 9,即 Q

5、dQcQbQa=1001oCP2=0, CPi输入时钟，Qa输出，实现模2计数器。CP1=O, CP2输入时钟，QdQcQb输出，实现模5计数器。CPi输入时钟，Qa输出接CP2,实现8421码十进制计数器。CP2输入时钟，Qd输出接CPi,实现5421码十进制计数器，即当模5计数器由100000 时，Qd产生一个时钟，使Qa改变状态。R91R92 CPi Roi R02R91R92 CPi Roi R02CP2图7-1 74LS90的逻辑电路图表7-1 74LS90异步计数器功能表RoiR02R91R92CP1CP2QdQcQbQa功能110XXX0000异步置011X0XX0000异步置0

6、0X11XX1001异步置9X011XX1001异步置9X0X0CP0二进制计数由Qa输出X00X0CP五进制计数由QdQcQb输出0XX0CPQa8421码十进制计数由QdQcQbQa输出0X0XQdCP5421码十进制计数由QdQcQbQa输出2.同步十进制双时钟可逆计数器74LS192同步加法计数器和减法计数器是数字电路中常用的时序逻辑电路，74LS192同步十进 制可逆计数器可在不同的输入控制信号作用下，实现加法和减法计数。同步4位十进制加/减计数器74LS192,是双时钟方式的十进制可逆计数器，它可对 8421BCD码进行加法、减法计数，它有计数使能控制输入，有级联脉冲时钟输出，有预

7、置数及清零等功能。图7-3为74LS192的引脚排列图。74LS192具有如下功能:32A、B、C、D：为预置数数据输入端。Qa、Qb、Qc、Qd：为输出端，Qd为最高位。CR：清除端，此端为高电平时，最高位最高位(a) 8421BCD 码图7-2 74LS90构成十进制计数器的两种接法LD ：置入输入端，LD =0,并在数据输入端输入数据时，那么Qa=A； Qb =B； Qc =C； Qd =D,输出端就可预置为所需的电平，即输出与输入数据一致，而与时钟输入的电平无 关。lF=i,执行计数功能。此端的作用是用来预置输入端的数据来修改计数长度。CPu：加计数端，即“加”控制信号端，用来控制计数

8、器的计数方向。当在此端输入 CP脉冲，且“减计数端”为高电平时，在计数脉冲上升沿到来时，计数器进行十进制加法计数。数方向。当在此端输入CP脉冲，且“加计数端”为高电平时, 在计数脉冲上升沿的作用下，计数器进行减计数。BO:借位输出端，在计数器做减计数时用于计数器之间的级 联。当计数器发生下溢时，借位输出端将产生一个宽度等于减计clrQ LDTCPd- CPu,12co 13BO 数输入的脉冲；即在减计数过程中，当低位计数器的输出端由0000上 变为1001时，此端输出一个上升沿，送至高一位计数器的减计数71Qa端CPd,使其减I0QcQd32_6_7CPD：减计数端，即“减”控制信号端，用来控

9、制计数器的计co：进位输出端，在计数器做加计数时用于计数器之间的级联。当计数器发生上溢时，进位输出端将产生一个图7-3 74LS192的引脚排列图宽度等于加计数输入的脉冲；即在加计数过程中，当低位计数器的输出端由1001变为0000时，此端输出一个上升沿，送至高一位计数器的加计数端CPu,使其加lo表7-2为74LS192功能表。3.任意进制的计数器33同步计数器芯片基本上分为二进制和十进制两种。而在实际的数字系统中，经常需要 其它任意进制的计数器，如一百进制，六十进制，十二进制，七进制等。我们可以采用计 数器级联的方法来设计任意进制的计数器。表7-2同步十进制双时钟可逆计数器74LS192功

10、能表输入输出CR而CPuCPdABCDQaQbQcQd1XXXXXXX000000XXabcdabcd01jTL1XXXX加计数011yiXXXX减计数01JI1XXXX保持011JIXXXX保持将两片或两片以上计数器按照一定方法前后串联起来就可以构成远大于单一芯片进制 的其它进制。如用两片74LS160 （十进制计数器）级联就可以构成一百进制计数器，能 够实现N进制计数功能的计数器称为任意进制的计数器。级联法用于大的进位计数制，对 于小于单个芯片允许的计数制，我们可采用置数法构成任意进制计数器，该方法需要计数 器具有置数功能。级联方法：（1）假设使用并行时钟脉冲，那么把脉冲时钟输出送到下一级

11、计数器的使能 输入。（2）假设使用并行使能，那么把脉冲时钟输出送到下一级计数器的时钟输入。（3） 高速应用时，可用最大/最小计数输出进行超前进位。假定已有的是N进制计数器，而需要得到的是M进制计数器。这时有MN两种 可能的情况。（1） MN,其中M是集成计数器能够到达的最大进制值，N是要实现的进制 值。（2）设定编码：一个M进制集成计数器有其固定的二进制数的编码顺序。如十进制计34数器74LS160的编码是:0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001。如果用74LS160构成一个六进制现计数器，我们可以选择0000到01

12、01这六个状态进行编 码，也可以用0001到0110这六个状态进行编码，即M进制计数器有M个状态So, S1, S2-SN-2, Sn-i,设计者应需要从假设干个编码方案中进行选择。(3)要求电路在设定的N个状态中间循环：假设用M进制计数器实现从某状态开始计数 到另一状态结束的N进制计数功能，就应该设法使计数器计到预定状态之后，产生一个置 数信号并在下一个时钟到来时，将计数器置成初态，然后从初态再重新开始计数。三、实验仪器及器件1. EL-ELL-VI型数字电路实验系统2.集成电路芯片 74LS902.集成电路芯片 74LS9074LS19274LS08 等实验内容及步骤1.同步十进制双时钟可

13、逆计数器74LS192的应用. QA.QB. QC. QD. QA.QB. QC. QD.(1)用同步加减计数器74LS192构成8秒倒计时计数器，完成8-0减法计数。A B .UP .DOWN上一一*?LOAD - .B。.CLR - -C0.74LS00D35U2（2）用同步加减计数器74LS192构成与学号后两位（比方学号是10,完成0-10计数， 截图状态为最后一个10）相同进制的加法计数器。用Multisim仿真，并打印电路图及输出 波形图。在实验仪上连接电路完成测试，自拟表格记录实验结果。（仿真图）364通道示波器-XSC1( i时间878.084 ms878.084 ms通道_A

14、5.000 V5.000 V通道_B 0.000 V 0.000 V通道_c 0.000 V 0.000 V通道_D 0.000 V 0.000 V反向11保存0.000 s0.000 V0.000 V0.000 V0.000 VGND二二二二二二二二：时基I：标度：120 ms/Div：X 轴位移（格）：0通道_B刻度：|5 V/DivY轴位移（格）：触发边沿：叵* 改水平：|。| V单次正常自动用而T2-T11.018 s1.018 s0.000 sT1 T2 通道_A5.000 V5.000 V0.000 V1305.000 V5.000 V0.000 V0.000 V0.000 V0.

15、000 V通道_D0.000 V0.000 V反向保存时基标度：刻度：5 V/DivK轴位移（格）：-1.6Y轴位移（格）：26通道_DDA+B Ftt a/bV交流0值遹-AC五、预习报告要求1.复习教材中有关异步和同步计数器的工作原理。372 .查阅有关资料，熟悉所用集成电路芯片的逻辑功能及引脚图，画出电路接线图。3 .画出实验数据记录表格。六、实验报告要求1 .说明时序逻辑电路的特点，与组合逻辑电路的区别。答：对于组合逻辑电路，在任何时刻的输出仅仅取决于当时的输入，与电路过去的工 作状态无关；对于时序逻辑电路，在任何时刻的输出不仅与当时的输入有关，还跟电路原 来的状态有关。2 .说明同步

16、时序电路和异步时序电路的区别。答：异步时序电路的触发器不是共用一个时钟信号，每次电路状态发生改变时，不是每一 个触发器都有时钟信号到达，而加到不同触发器上的时钟信号在时间上也可能有先有后。 只有在时钟信号到达时，触发器才会按照状态方程的次态翻转，否那么触发器的状态将保持 不变。3 .用中规模集成计数器芯片构成任意进制计数器常用的方法有几种？它们各有什么特 点？答：用中规模集成计数器构成任意进制计数器的方法通常有三种是级连法、复位法、置位法。特点如下：1）级连法：将假设干片计数器串联连接，假设各个计数器的计数容量分别为Nl、N2那么总的计数容量N=N1XN2Xo2）复位法：当计数器完成所需的计数

17、时，产生复位控制信号控制计数器的异步复位端，使 计数器复Oo3）置位法：利用计数器的预置数功能，使N进制的计数器在循环计数过程中，跳过 （N-M）个状态，实现所需要的M进制计数功能。4 .如何判断计数器能否自启动？答：从电路的任意状态开始，经过有限次状态变换,电路能够进入有效状态循环，那么说明此 电路能够自启.5 .简述设计时序电路的一般过程。答：第一步：分析设计要求，找出电路应有的状态转换图或状态转换表第二步：状态化简第三步：状态编码第四步：从状态转换图或状态转换表求出求出电路的状态方程、驱动方程和输出 方程第五步：根据得到的驱动方程和输出方程画出逻辑电路图第六步：检查设计的电路能否自我启动38