最新实验33 组合逻辑电路设计297007PPT课件.ppt
《最新实验33 组合逻辑电路设计297007PPT课件.ppt》由会员分享,可在线阅读,更多相关《最新实验33 组合逻辑电路设计297007PPT课件.ppt(21页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、实验实验33 33 组合逻辑电路设计组合逻辑电路设计297007297007一、实验目的一、实验目的 1.掌握使用中规模集成芯片译码器和数据选择器设计组合逻辑电路的方法。1.设计一个1 1位二进制全减器,要求:用芯片74LS13874LS138译码器及74LS2074LS20“与非”门各一片实现。用两片数据选择器74LS15174LS151芯片实现。二、实验任务二、实验任务2.用两片74LS13874LS138译码器实现一个4 4线-1616线译码器。按左图接线,控制电平开关K1K1K3K3来改变地址端A A2 2A A1 1A A0 0从000000111111变化,同时仅让对应的数据端接高
2、电平,其它接低电平。则输出亮灯应与对应的数据端高、低电平相对应,表明芯片是好的。输出发光二极管“0”+5V+5V74LS15174LS151A2A2A1A1A0A00 0K2K2K4K4K5K5K6K6K7K7K8K8K9K9K10K10K11K11K3K3K1K1输入电平开关函数变量数=输入二进制代码位数v据题目输入和输出要求及相互关系,进行逻辑抽象,即说明逻辑变量;v写出输出为“1 1”最小项表达式,化简成给定的芯片逻辑表达式;v用逻辑符号画出该逻辑表达式的逻辑电路图(注意输入高、低位不要弄错)。译码器的设计步骤:v选择集成二进制译码器v列出真值表;v据题目输入和输出要求及相互关系,进行逻
3、辑抽象,即说明逻辑变量;v写出输出为“1 1”最小项表达式;v用逻辑符号画出该逻辑表达式的逻辑电路图,最小项表达式中出现的将对应的DiDi接“1 1”,反之接“0 0”。(注意输入高、低位不要弄错,中规模集成电路的芯片的输入端接“1 1”时决不允许按悬空处理)。数据选择器的设计步骤:v列出真值表;若选择器的地址数输入变量数,将高位地址端和相应的数据输入端接地;若选择器的地址数输入变量数,用降维卡诺图;举例:设计三位二进制(A(A、B B、C)C)中有奇数个“1 1”时,输出F F就为“1 1”电路:用74LS13874LS138译码器及74LS2074LS20“与非”门芯片实现。用数据选择器7
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 最新实验33 组合逻辑电路设计297007PPT课件 最新 实验 33 组合 逻辑电路 设计 297007 PPT 课件
限制150内